플라즈마 디스플레이의 유지방전 회로
    1.
    发明公开
    플라즈마 디스플레이의 유지방전 회로 失效
    等离子显示器的电极电路

    公开(公告)号:KR1020070098220A

    公开(公告)日:2007-10-05

    申请号:KR1020060029584

    申请日:2006-03-31

    CPC classification number: G09G3/2965 G09G3/2948 G09G2300/0876 H01J11/38

    Abstract: A sustain discharge circuit of a plasma display device is provided to prevent excessive power consumption by maintaining high discharge efficiency in the plasma display device. A sustain discharge circuit of a plasma display device supplies a signal to maintain a plasma discharge of the plasma display device. The sustain discharge circuit of the plasma display device further includes external capacitors(C1,C2), which are connected to a connection terminal of a plasma display panel(panel) and a discharge current is decreased and a discharge maintaining time is increased. The external capacitors are connected to both connection terminals of the plasma display panel.

    Abstract translation: 提供等离子体显示装置的维持放电电路,以通过在等离子体显示装置中保持高的放电效率来防止过多的功率消耗。 等离子体显示装置的维持放电电路提供信号以维持等离子体显示装置的等离子体放电。 等离子体显示装置的维持放电电路还包括连接到等离子体显示面板(面板)的连接端子的外部电容器(C1,C2),并且放电电流减小并且放电维持时间增加。 外部电容器连接到等离子体显示面板的两个连接端子。

    플라즈마 디스플레이의 유지방전 회로
    2.
    发明授权
    플라즈마 디스플레이의 유지방전 회로 失效
    等离子显示器的电容式电路

    公开(公告)号:KR100835500B1

    公开(公告)日:2008-06-04

    申请号:KR1020060029584

    申请日:2006-03-31

    Abstract: 본 발명은 본 발명은 플라즈마 디스플레이의 플라즈마 방전을 유지시키는 신호를 인가하는 플라즈마 디스플레이(PDP)의 유지방전 회로에 있어서, 플라즈마 디스플레이(PDP) 패널과 접속되는 접속 단자부에 병렬로 접속되는 외부 캐패시터를 더 포함하여 구성되어, 방전전류를 감소시키고 방전지속시간을 증가시키는 것을 특징으로 하는 플라즈마 디스플레이의 유지방전 회로에 관한 것이다.
    본 발명은 방전 특성상 발생되는 과도상태를 외부회로를 추가하여 최적화시킨 플라즈마 디스플레이의 유지방전 회로를 제공하는 이점이 있다.
    또한, 플라즈마 디스플레이가 높은 방전 효율을 유지하게 함으로써, 소비전력 과다에 의한 플라즈마 디스플레이의 기술개발 저해요소를 해소시키는 플라즈마 디스플레이의 유지방전 회로가 제공되는 이점이 있다.
    플라즈마 디스플레이, 픽셀, 유지방전 회로, 캐패시터, 캐패시터 에너지 회수회로

Patent Agency Ranking