반도체 장치 및 그 제조 방법
    1.
    发明授权
    반도체 장치 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号:KR101830712B1

    公开(公告)日:2018-02-21

    申请号:KR1020170041960

    申请日:2017-03-31

    Abstract: 반도체장치가제공된다. 반도체장치는, 기판, 상기기판상에상기기판과수직으로연장되는채널층, 상기채널층의측면을감싸는플로팅게이트, 상기플로팅게이트의측면을감싸는컨트롤게이트, 상기컨트롤게이트상에배치되고, 상기플로팅게이트의측면을감싸는터널링게이트를포함하되, 상기채널층이연장되는방향의상기컨트롤게이트의두께는상기채널층이연장되는방향의상기터널링게이트의두께보다크다.

    Abstract translation: 提供了一种半导体器件。 1。一种半导体器件,包括:衬底;在衬底上垂直于衬底延伸的沟道层;围绕沟道层的侧面的浮置栅极;围绕浮置栅极的侧面的控制栅极; 其中控制栅极在沟道层延伸的方向上的厚度大于隧道栅极在沟道层延伸的方向上的厚度。

    소자 특성 조절형 전계 효과 박막 트랜지스터 및 그 제조 방법

    公开(公告)号:KR101919148B1

    公开(公告)日:2018-11-16

    申请号:KR1020170002272

    申请日:2017-01-06

    Abstract: 전계효과박막트랜지스터및 그제조방법이제공된다. 전계효과박막트랜지스터는전계효과박막트랜지스터로서, 반도체기판내에형성된소자분리막; 상기소자분리막위에적층된제어게이트(CGate); 상기제어게이트와절연되어상기제어게이트상에적층되는극성게이트(PGate); 및상기극성게이트(PGate)와절연되며, 상기극성게이트(PGate) 상에형성된두 개의금속전극을포함하고, 상기금속전극의극성은상기제어게이트(CGate) 및상기극성게이트(PGate)에의하여독립적으로제어되고, 상기금속전극들사이의채널은상기제어게이트(CGate) 및상기극성게이트(PGate)를거쳐 U자형으로형성된다. 본발명에의하여, 도핑공정없이(dopingless) 제작된하나의트랜지스터를기반으로 n-타입및 p-타입모두를지원하는미래형반도체소자에서소자크기를증가시키지않으면서채널길이를연장할수 있다.

    소자 특성 조절형 전계 효과 박막 트랜지스터 및 그 제조 방법

    公开(公告)号:KR1020180081262A

    公开(公告)日:2018-07-16

    申请号:KR1020170002272

    申请日:2017-01-06

    Abstract: 전계효과박막트랜지스터및 그제조방법이제공된다. 전계효과박막트랜지스터는전계효과박막트랜지스터로서, 반도체기판내에형성된소자분리막; 상기소자분리막위에적층된제어게이트(CGate); 상기제어게이트와절연되어상기제어게이트상에적층되는극성게이트(PGate); 및상기극성게이트(PGate)와절연되며, 상기극성게이트(PGate) 상에형성된두 개의금속전극을포함하고, 상기금속전극의극성은상기제어게이트(CGate) 및상기극성게이트(PGate)에의하여독립적으로제어되고, 상기금속전극들사이의채널은상기제어게이트(CGate) 및상기극성게이트(PGate)를거쳐 U자형으로형성된다. 본발명에의하여, 도핑공정없이(dopingless) 제작된하나의트랜지스터를기반으로 n-타입및 p-타입모두를지원하는미래형반도체소자에서소자크기를증가시키지않으면서채널길이를연장할수 있다.

Patent Agency Ranking