公开(公告)号：KR102230503B1

公开(公告)日：2021-03-22

申请号：KR1020150052492A

申请日：2015-04-14

Applicant: 삼성전자주식회사

Inventor： 강대권 ,  정지영 ,  김동균 ,  양재석 ,  박성근 ,  박영국

IPC: H01L27/02 ,  H01L21/033

CPC classification number: G03F1/70 ,  H01L27/0207 ,  G03F7/70433 ,  G03F7/70466 ,  H01L21/0337 ,  G03F1/00 ,  G06F2119/18 ,  G06F30/392 ,  G06F30/398 ,  G21K5/00

Abstract: 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법이 제공된다. 상기 레이아웃 디자인 시스템은 프로세서 및 스티치 모듈과, 미리 정한 디자인 룰(design rule)에 따라 배치된, 제1 시간에 패터닝되는 제1 패턴을 포함하는 제1 패턴 그룹과 상기 제1 시간과 다른 제2 시간에 패터닝되는 제2 패턴을 포함하는 제2 패턴 그룹을 포함하는 레이아웃 디자인이 저장되는 저장부를 포함하되, 상기 스티치 모듈은, 상기 프로세서를 이용하여 상기 제2 패턴 중 고립 패턴을 검출하고, 상기 프로세서를 이용하여 상기 고립 패턴과 미리 정한 간격 이상으로 이격된 제1 패턴 중 적어도 하나를 상기 제2 패턴 그룹으로 중복 지정한다.

公开(公告)号：KR100615574B1

公开(公告)日：2006-08-25

申请号：KR1020040041504

申请日：2004-06-07

Applicant: 삼성전자주식회사

Inventor： 강대권

IPC: H01L23/544 ,  H01L21/66

Abstract: 본 발명은 반도체 소자 제조용 잉킹시스템을 제공한다. 상기 반도체 소자 제조용 잉킹시스템은 웨이퍼에 형성된 다수개의 칩들에 일정전류를 인가하여, 상기 일정전류가 흐르지 않는 칩을 검출하여 1차 배드칩으로 인식하는 테스터와, 상기 테스터를 통해 검출된 상기 1차 배드칩(Bad Chip)에 대한 위치정보가 기록된 데이타를 갖는 제어부와, 상기 제어부의 제어에 의해 상기 웨이퍼의 1차 배드칩상에 잉크를 마킹하는 잉킹장치 및 상기 잉킹장치에 의해 마킹된 상기 1차 배드칩을 제외한 칩들에 대한 확대화상을 취득하여, 상기 취득된 칩들의 확대화상을 육안으로 재검사하고, 상기 재검사를 통해 이상이 발생된 2차 배드칩의 위치좌표정보를 기억하고, 상기 위치정보좌표를 상기 제어부로 전송하여 상기 잉킹장치를 통해 상기 2차 배드칩상에 잉크를 리마킹(Remarking)시키는 검사장치를 구비한다.
잉킹장치, 검사장치, 배드칩

公开(公告)号：KR1020050019554A

公开(公告)日：2005-03-03

申请号：KR1020030057381

申请日：2003-08-19

Applicant: 삼성전자주식회사

Inventor： 강대권

IPC: H01L21/033

Abstract: PURPOSE: A photo-resist supplying apparatus is provided to prevent the shortage of injection amount due to a bubble by supplying continuously nitrogen gas to the interior of nozzle using a bubble generating restrainer. CONSTITUTION: A photo-resist is stored in a supply tank(1). The supply tank is communicated with a buffer tank(5). The photo-resist stored in the buffer tank is forcibly pumped by a pump(11). The photo-resist pumped by the pump is injected through a injection nozzle(15). A generation of bubble from the interior of the injection nozzle is prevented by a bubble generating restrainer(20).

Abstract translation: 目的：提供光抗蚀剂供应装置，以通过使用气泡发生抑制器向喷嘴内部供应连续的氮气来防止由于气泡引起的喷射量的不足。 构成：光电抗蚀剂储存在供应罐（1）中。 供应罐与缓冲罐（5）连通。 存储在缓冲罐中的光致抗蚀剂被泵（11）强制泵送。 由泵泵浦的光致抗蚀剂通过注射喷嘴（15）注入。 通过气泡发生抑制器（20）防止来自喷嘴内部的气泡产生。

公开(公告)号：KR1020160122506A

公开(公告)日：2016-10-24

申请号：KR1020150052492

申请日：2015-04-14

Applicant: 삼성전자주식회사

Inventor： 강대권 ,  정지영 ,  김동균 ,  양재석 ,  박성근 ,  박영국

IPC: H01L27/02 ,  H01L21/033

CPC classification number: G03F1/70 ,  G03F7/70433 ,  G03F7/70466

Abstract: 레이아웃디자인시스템, 이를이용한마스크패턴제조시스템및 방법이제공된다. 상기레이아웃디자인시스템은프로세서및 스티치모듈과, 미리정한디자인룰(design rule)에따라배치된, 제1 시간에패터닝되는제1 패턴을포함하는제1 패턴그룹과상기제1 시간과다른제2 시간에패터닝되는제2 패턴을포함하는제2 패턴그룹을포함하는레이아웃디자인이저장되는저장부를포함하되, 상기스티치모듈은, 상기프로세서를이용하여상기제2 패턴중 아이소패턴을검출하고, 상기프로세서를이용하여상기아이소패턴과미리정한간격이상으로이격된제1 패턴중 적어도하나를상기제2 패턴그룹으로중복지정한다.

Abstract translation: 根据发明构思的示例实施例，布局设计系统包括处理器，被配置为存储布局设计的存储单元和针脚模块。 布局设计包括根据设计布置的第一图案组和第二图案组。 第一图案组包括第一次图案化的第一图案。 第二图案组包括在第二次不同于第一次的图案化的第二图案。 针脚模块被配置为使用处理器来检测第二图案的等图案。 缝合模块被配置为使用处理器将与等图案间隔开等距或间隔的第一图案中的至少一个重复指定到第二图案组。

公开(公告)号：KR1020160109881A

公开(公告)日：2016-09-21

申请号：KR1020150035095

申请日：2015-03-13

Applicant: 삼성전자주식회사

Inventor： 강대권 ,  김동균 ,  양재석 ,  정지영 ,  김충희 ,  김하영 ,  박성근 ,  박영국 ,  장명수 ,  김진태

IPC: H01L27/02 ,  H01L29/06

CPC classification number: G06F17/5072 ,  G03F1/36 ,  G03F1/70 ,  G06F17/5068 ,  G06F17/5081 ,  H01L27/0203 ,  H01L29/0603 ,  H01L29/0692

Abstract: 반도체집적회로설계방법이제공된다. 상기반도체집적회로설계방법은설계영역을셀 블록들로분리하고, 상기분리된셀 블록들에레이아웃을설계하고, 각셀 블록의레이아웃을개별적으로컬러링하는것을포함한다. 인접한셀 블록들은디자인룰에의한최소이격거리이상이다.

Abstract translation: 提供一种有效地进行布局着色的半导体集成电路的设计方法。 设计半导体集成电路的方法包括：将设计区分成单元块; 在分离的单元格块中设计布局; 并单独着色每个单元格块的布局。 相邻的单元格块根据设计规则分开最小分隔距离或更大。

公开(公告)号：KR1020070048105A

公开(公告)日：2007-05-08

申请号：KR1020060014680

申请日：2006-02-15

Applicant: 삼성전자주식회사

Inventor： 강대권

IPC: H01L21/027

CPC classification number: H01L23/544 ,  G03F7/70633 ,  G03F9/7076 ,  H01L2223/54453 ,  H01L2924/0002 ,  G03F1/44 ,  H01L2223/5446 ,  H01L2924/00

Abstract: 반도체 소자 레이어의 여러 특성을 측정하기 위한 측정 마크와 그것을 이용한 칼리브레이션 방법, 측정 시스템 및 측정하여 칼리브레이션하기 위한 컴퓨터 프로그램 제품이 개시된다. 본 발명의 마크는 반도체 소자의 각 레이어의 여러 특성을 측정하기 위한 측정 마크에 있어서, 인접하는 꺾임형 패턴들과 서로 다양한 간격으로 이격된 선분형 가지 패턴들을 가진 다수 개의 쇄선형 L-형 패턴들을 포함한다. 본 발명의 실시예들에 의하는 경우, 하나의 측정 마크로 각 레이어의 다양한 특성을 동시에 측정할 수 있다.
중첩, 정렬오차, 코너 라운딩

公开(公告)号：KR1020070039384A

公开(公告)日：2007-04-11

申请号：KR1020050113411

申请日：2005-11-25

Applicant: 삼성전자주식회사 ,  글로벌파운드리즈 싱가포르 피티이 엘티디

Inventor： 박재언 ,  구자흠 ,  김전중 ,  강대권 ,  테,영웨이

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/027

CPC classification number: H01L21/823807 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/268 ,  H01L21/3185 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823864 ,  H01L29/7843

Abstract: In a semiconductor device having a dual stress liner for improving electron mobility, the dual stress liner includes a first liner portion formed on a PMOSFET and a second liner portion formed on an NMOSFET. The first liner portion has a first compressive stress, and the second liner portion has a second compressive stress smaller than the first compressive stress. The dual stress liner may be formed by forming a stress liner on a semiconductor substrate on which the PMOSFET and the NMOSFET are formed and selectively exposing a portion of the stress liner on the NMOSFET.

公开(公告)号：KR1020050116477A

公开(公告)日：2005-12-13

申请号：KR1020040041504

申请日：2004-06-07

Applicant: 삼성전자주식회사

Inventor： 강대권

IPC: H01L23/544 ,  H01L21/66

CPC classification number: H01L23/544 ,  H01L21/67259 ,  H01L21/67282 ,  H01L21/677 ,  H01L22/12

Abstract: 개시된 반도체 소자 제조용 잉킹시스템은 다수개의 칩이 형성된 웨이퍼와 전기적 테스트를 통하여 검출된 웨이퍼의 1차 배드칩들에 대한 위치정보가 기록된 데이타를 갖는 제어부와 제어부의 제어에 의해 웨이퍼의 1치 배드칩상에 잉크를 마킹하는 잉킹장치 및 잉킹장치에 의해 마킹된 1차 배드칩을 제외한 양품칩들의 메탈라인의 두께를 검사하여 추가로 검출된 2차 배드칩들의 위치좌표정보를 기억하고 제어부로 전송하여 잉킹장치를 제어함으로써 추가로 검출된 2차 배드칩상에 리마킹(Remarking)시키는 검사장치를 포함한다.

公开(公告)号：KR1020020088776A

公开(公告)日：2002-11-29

申请号：KR1020010027745

申请日：2001-05-21

Applicant: 삼성전자주식회사

Inventor： 강대권

IPC: H01L21/66

Abstract: PURPOSE: An apparatus for measuring an overlay is provided to shorten a processing time by classifying parameters of overlay and monitoring automatically the overlay-state. CONSTITUTION: The overlay measurement apparatus comprises an overlay measuring part, an overlay parameter calculation part, and a data analysis system(30). The data analysis system(30) is classified each parameter to each corresponding wafer and exposing shot and displayed by a graph shape. The data analysis system(30) further includes a data classification part(32), a graph output part(34) for graphing the classified parameters to overlay parameters per each wafer and each shot, and a display part(36) for displaying the graph output.

Abstract translation: 目的：提供一种用于测量覆盖层的设备，通过对覆盖参数进行分类来缩短处理时间，并自动监控覆盖状态。 构成：覆盖测量装置包括覆盖测量部分，覆盖参数计算部分和数据分析系统（30）。 数据分析系统（30）将每个参数分类到每个相应的晶片，并且通过图形形状进行曝光和显示。 数据分析系统（30）还包括数据分类部分（32），图形输出部分（34），用于将分类的参数绘制成每个晶片和每个拍摄的覆盖参数;以及显示部分（36），用于显示图形 输出。

公开(公告)号：KR100755663B1

公开(公告)日：2007-09-05

申请号：KR1020060014680

申请日：2006-02-15

Applicant: 삼성전자주식회사

Inventor： 강대권

IPC: H01L21/027

CPC classification number: H01L23/544 ,  G03F7/70633 ,  G03F9/7076 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 반도체 소자 레이어의 여러 특성을 측정하기 위한 측정 마크와 그것을 이용한 칼리브레이션 방법, 측정 시스템 및 측정하여 칼리브레이션하기 위한 컴퓨터 프로그램 제품이 개시된다. 본 발명의 마크는 반도체 소자의 각 레이어의 여러 특성을 측정하기 위한 측정 마크에 있어서, 인접하는 꺾임형 패턴들과 서로 다양한 간격으로 이격된 선분형 가지 패턴들을 가진 다수 개의 쇄선형 L-형 패턴들을 포함한다. 본 발명의 실시예들에 의하는 경우, 하나의 측정 마크로 각 레이어의 다양한 특성을 동시에 측정할 수 있다.
중첩, 정렬오차, 코너 라운딩