-
-
公开(公告)号：KR101434403B1
公开(公告)日：2014-08-27
申请号：KR1020080044848
申请日：2008-05-15
Applicant: 삼성전자주식회사
Inventor： 강상구
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/0483 , G11C16/3418 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5634 , G11C2211/5642
Abstract: 본 발명에 따른 플래시 메모리 장치의 프로그램 방법은 복수의 논리 상태들 중 적어도 하나를 갖도록 메모리 셀들을 프로그램하는 단계 그리고 상기 메모리 셀들 각각의 논리 상태와, 상기 메모리 셀들 각각에 인접한 메모리 셀들의 논리 상태들에 따라 복수의 전압 레벨들로 가변되는 검증 전압을 이용하여 상기 메모리 셀들을 검증하는 단계를 포함한다. 본 발명에 따르면, 플래시 메모리 장치의 메모리 셀들 사이의 커플링이 방지 그리고/또는 감소된다.
-
公开(公告)号：KR1020100097891A
公开(公告)日：2010-09-06
申请号：KR1020090016763
申请日：2009-02-27
Applicant: 삼성전자주식회사
CPC classification number: G11C7/12 , G11C5/147 , G11C16/24 , G11C2207/005 , G11C16/30
Abstract: PURPOSE: A nonvolatile memory device and a bias generating circuit thereof are provided to reduce the influence of mismatch by arranging the entire or a part of bias signal generating circuits which supply a bias signal to a feedback circuit. CONSTITUTION: A feedback circuit generates a feedback signal based on the voltage level of a bitline during a precharge mode. A precharge switching transistor(200) controls the electrical connection between a sense amplifier and the bitline in response to the feedback signal. The feedback circuit is driven with the bias signal. The feedback circuit comprises an active circuit which generates the feedback signal based on the voltage level of the bitline. A bias signal generating circuit(400a) applies the bias signal to the feedback circuit by charging a charge which is applied through the bitline.
Abstract translation: 目的：提供一种非易失性存储器件及其偏置产生电路，通过将向偏置电路提供偏置信号的偏置信号产生电路的全部或部分布置来减小失配的影响。 构成：在预充电模式期间，反馈电路基于位线的电压电平产生反馈信号。 预充电开关晶体管（200）响应于反馈信号控制读出放大器与位线之间的电连接。 反馈电路由偏置信号驱动。 反馈电路包括基于位线的电压电平产生反馈信号的有源电路。 偏置信号发生电路（400a）通过对通过位线施加的电荷进行充电来将偏置信号施加到反馈电路。
-
公开(公告)号：KR100905717B1
公开(公告)日：2009-07-01
申请号：KR1020070052195
申请日：2007-05-29
Applicant: 삼성전자주식회사
CPC classification number: G11C16/20
Abstract: 플래시 메모리 장치에서의 E - FUSE 데이터 독출 방법이 개시된다. 본 발명의 실시예에 따른 설정 데이터 독출 방법은, 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 독출 방법에 있어서, 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계 및 상기 설정 데이터를 독출하는 단계를 구비한다. 본 발명에 따른 플래시 메모리 장치에서의 E-Fuse 데이터 독출 방법은 낮은 레벨의 독출 전압을 이용하고, E-Fuse 데이터의 독출 시간을 증가시킴으로써, 보다 신뢰성있는 E-Fuse 데이터를 독출할 수 있는 장점이 있다.
-
公开(公告)号：KR100626930B1
公开(公告)日：2006-09-20
申请号：KR1019990033911
申请日：1999-08-17
Applicant: 삼성전자주식회사
IPC: H02P6/16
Abstract: 본 발명은 광기기용 브러시리스 DC모터의 스위칭 및 하모닉 노이즈 감소방법에 관한 것으로, 로터 마그네트(7)의 극수가 6극, 12극, 16극 또는 20극에 모터 슬롯(3)이 9슬롯 또는 12슬롯을 갖는 것 중에서 어느 하나가 선택적으로 적용된 DC모터(10)에서 2개의 모터 슬롯(3) 사이의 중심점에 장착되어 DC모터(10)의 스위칭을 감지하는 복수의 홀소자(20)를 각각 모터 슬롯(3)의 중심점으로부터 좌측 또는 우측으로 코킹 토크 변동점과 전자기적인 스위칭점이 일치하지 않는 좌측 또는 우측의 지점으로 위치를 이동하여 장착함으로써, 고주파 노이즈 성분의 전기적인 노이즈 및 부차적인 하모닉 노이즈 등의 발생을 억제시킨 것이다.
광기기, 브러시리스 DC모터, 스위칭 노이즈, 하모닉 노이즈, 홀소자, 모터 슬롯-
Patent Agency Ranking
公开(公告)号：KR1020150094400A
公开(公告)日：2015-08-19
申请号：KR1020140015647
申请日：2014-02-11
Applicant: 삼성전자주식회사
Inventor： 강상구
IPC: H01L21/66
CPC classification number: G01R1/36 , G01R31/2841 , G01R31/2879
Abstract: 본 발명의 일 실시예에 따른 웨이퍼 테스트 시스템은, 하나 이상의 피시험소자(DUT)에 연결되어 각각의 피시험소자에 유입되는 전류를 한계 전류 이하로 제한하는 프로브 카드; 상기 한계 전류의 크기를 제어하는 테스트 컨트롤러를 포함한다.
Abstract translation: 根据本发明的实施例的晶片测试系统包括：连接到一个或多个被测器件（DUT）的探针卡，以将流入每个DUT的电流限制为低于或等于阈值电流; 以及控制阈值电流大小的测试控制器。
-
公开(公告)号：KR101468149B1
公开(公告)日：2014-12-03
申请号：KR1020080092251
申请日：2008-09-19
Applicant: 삼성전자주식회사
Inventor： 강상구
CPC classification number: G11C11/5642 , G11C16/3418
Abstract: 본발명에의한플래시메모리장치의읽기방법은, 복수의선택된메모리셀들과는다른워드라인에접속되어있는복수의인접메모리셀들을읽는단계, 복수의커플링보상파라미터들을적용하여상기복수의선택된메모리셀들을적어도한번이상읽는단계, 그리고상기인접메모리셀들의상기읽기결과를근거로하여상기선택된메모리셀들의읽기결과를선택적으로래치하는단계를포함한다.
-
8.发明授权공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 有权控制通用电源线电压的闪存存储器件，程序验证方法以及包括其中的存储系统
公开(公告)号：KR101435889B1
公开(公告)日：2014-09-01
申请号：KR1020080065119
申请日：2008-07-04
Applicant: 삼성전자주식회사
Inventor： 강상구
CPC classification number: G11C7/02 , G11C11/5628 , G11C16/0483 , G11C2211/5621 , G11C2211/5642
Abstract: 본 발명은 공통 소스 라인 전압을 제어하는 플래시 메모리 장치 및 그것의 프로그램 검증 방법에 관한 것이다. 본 발명에 따른 플래시 메모리 장치는 비트 라인과 상기 공통 소스 라인 사이에 연결된 복수의 메모리 셀; 및 상기 비트 라인에 연결되며 상기 복수의 메모리 셀 중 선택 메모리 셀에 프로그램될 데이터를 저장하는 데이터 입출력 회로를 포함한다. 여기에서, 상기 데이터 입출력 회로는 프로그램 검증 동작 시에 상기 프로그램될 데이터를 유지하고, 상기 프로그램될 데이터에 따라 상기 비트 라인의 전압 레벨을 제어한다. 본 발명에 의하면, 프로그램 동작 시에 공통 소스 라인의 전압 레벨의 상승으로 인해 문턱 전압 분포가 넓어지는 것을 줄일 수 있다.
-
公开(公告)号：KR101427896B1
公开(公告)日：2014-08-11
申请号：KR1020080077033
申请日：2008-08-06
Applicant: 삼성전자주식회사
CPC classification number: G11C16/24 , G11C11/5628 , G11C16/3454 , G11C2211/5621
Abstract: 본 발명에 따른 플래시 메모리 장치는 공통 소스 라인과 비트 라인 사이에 연결되는 복수의 메모리 셀을 갖고, 각각의 메모리 셀은 복수의 프로그램 상태를 갖는 메모리 셀 어레이; 및 상기 메모리 셀 어레이에 프로그램된 데이터(이하, 프로그램 데이터라 함)에 대한 프로그램 검증 동작을 수행하기 위한 데이터 입출력 제어 회로를 포함한다. 여기에서, 상기 데이터 입출력 제어 회로는 프로그램 검증 동작 시에 각각의 프로그램 상태에 해당하는 프로그램 데이터의 수를 카운트하고, 상기 프로그램 데이터의 수에 따라 상기 복수의 메모리 셀을 영역 분할하여 프로그램 검증 동작을 수행한다. 본 발명에 의하면, 프로그램 동작 시에 공통 소스 라인의 노이즈로 인해 메모리 셀의 문턱 전압 분포의 폭이 넓어지는 것을 줄일 수 있다.
-
公开(公告)号：KR1020100112389A
公开(公告)日：2010-10-19
申请号：KR1020090030877
申请日：2009-04-09
Applicant: 삼성전자주식회사
Inventor： 강상구
CPC classification number: G11C11/5628 , G11C16/3454 , G11C2211/5621
Abstract: 본발명의실시예에따른불휘발성메모리장치의프로그램방법은워드라인에프로그램전압을인가하여메모리셀들을프로그램하는단계, 상기워드라인에검증전압을인가하여상기메모리셀들의프로그램여부를판단하는검증단계를포함하되, 상기검증단계는감지시점을가변시켜문턱전압에따른메모리셀들의분포를복수의영역으로구분한다.
Abstract translation: 目的：提供非易失性存储器件的编程方法，通过链接不同的监视点并执行程序来减少编程时间。 规定：在字线中应用编程电压。 存储器单元被编程。 在字线中施加测试电压（S120）。 确定存储单元是否被编程。 在验证步骤中验证点是不同的。 根据阈值电压将存储单元的分布分类为多个域。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.025 seconds)
