-
公开(公告)号：KR100546287B1
公开(公告)日：2006-01-26
申请号：KR1019990010803
申请日：1999-03-29
Applicant: 삼성전자주식회사
Inventor： 권동철
IPC: H01L21/28
Abstract: 본 발명은 반도체 기판 상에 콘택홀을 갖는 층간 절연막을 형성한 후, 상기 콘택홀에 매몰되는 구리층을 형성한다. 상기 구리층이 형성된 반도체 기판의 전면에 상기 구리층과 반응하여 합금을 형성할 수 있게 알루미늄 또는 실리콘으로 이루어진 물질층을 형성한다. 상기 구리층 상에 물질층이 형성된 반도체 기판을 어닐링을 실시하여 Al
2 Cu 또는 구리 실리사이드로 이루어진 구리 합금으로 보호층을 형성한다. 상기 층간 절연막 상에 형성된 물질층을 제거하여 상기 구리층 및 보호층으로 이루어진 구리 패드를 형성한다. 이와 같이 제조되는 본 발명의 반도체 소자의 구리 패드는 표면에 보호층이 형성되어 산화를 방지할 수 있다.-
公开(公告)号：KR1020000061632A
公开(公告)日：2000-10-25
申请号：KR1019990010803
申请日：1999-03-29
Applicant: 삼성전자주식회사
Inventor： 권동철
IPC: H01L21/28
Abstract: PURPOSE: A semiconductor device having a copper pad is to prevent the copper pad from oxidizing by forming a protective layer on a surface of the copper pad. CONSTITUTION: A semiconductor device comprises an interlayer insulation film(3) having a contact hole on a semiconductor substrate(1), and a copper pad(5) buried into the contact hole and having a protective layer(9) on its upper surface. The protective layer consists of Al2Cu or copper silicide. A method comprises the steps of: forming an interlayer insulation film having a contact hole on a semiconductor substrate; forming a copper layer in the contact hole; forming a layer of substance capable of reacting with the copper layer; forming a protective layer on the semiconductor substrate by an annealing; and forming a copper pad of the copper layer and the protective layer by removing the substance layer.
Abstract translation: 目的：具有铜焊盘的半导体器件是通过在铜焊盘的表面上形成保护层来防止铜焊盘氧化。 构成：半导体器件包括在半导体衬底（1）上具有接触孔的层间绝缘膜（3）和埋在接触孔中并在其上表面上具有保护层（9）的铜衬垫（5）。 保护层由Al2Cu或硅化铜组成。 一种方法包括以下步骤：在半导体衬底上形成具有接触孔的层间绝缘膜; 在接触孔中形成铜层; 形成能够与铜层反应的物质层; 通过退火在半导体衬底上形成保护层; 以及通过除去物质层形成铜层的铜焊盘和保护层。
-
公开(公告)号：KR1020000019182A
公开(公告)日：2000-04-06
申请号：KR1019980037156
申请日：1998-09-09
Applicant: 삼성전자주식회사
Inventor： 권동철
IPC: H01L21/66
Abstract: PURPOSE: A method for estimating a stress migration of a semiconductor device is provided to estimate a stress migration within a short time. CONSTITUTION: A method for estimating a stress migration of a semiconductor device heats (10) the semiconductor device with the alloying temperature for a predetermined time, cools(20) the heated semiconductor device until a predetermined temperature lower than the alloying temperature, and ages(30) the cooled semiconductor device for a predetermined time. Thereby, the time needed to estimate a stress migration is reduced, a feedback of the estimation result becomes easy.
Abstract translation: 目的：提供一种用于估计半导体器件的应力迁移的方法，以在短时间内估计应力迁移。 构成：用于估计半导体器件的应力迁移的方法以合金化温度（10）将合金化温度加热（10）预定时间，冷却（20）加热的半导体器件直到低于合金化温度的预定温度和老化（ 30）冷却的半导体器件预定时间。 因此，估计应力迁移所需的时间减少，估计结果的反馈变得容易。
-
公开(公告)号：KR100207474B1
公开(公告)日：1999-07-15
申请号：KR1019960020367
申请日：1996-06-07
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 일렉트로마이그레이션을 감소시킬 수 있는 돌출형 텅스텐-플러그 구조를 구비한 배선막 구조 및 그 제조방법에 대해 기재되어 있다. 본 발명의 돌출형 텅스텐-플러그 구조를 구비한 배선막 구조는 반도체기판상에 형성된 하부배선층과, 상기 하부배선층과 텅스텐-플러그를 통하여 연결되는 상부배선층을 구비하는 배선막구조에 있어서, 상기 텅스텐-플러그가 상부배선층 쪽으로 돌출된 것을 특징으로 하며, 그 제조방법은 반도체기판상에 하부배선층을 형성하는 단계와, 상기 하부배선층위에 제1층간절연막, 식각저지층, 및 제2층간절연막을 형성하는 단계와, 상기 제2층간절연막위에 소정의 식각마스크를 적용하여 상기 하부배선층이 노출되도록 식각하는 단계와, 상기 식각단계 후 결과물 전면에 도전층을 형성하는 단계와, 상기 도전층에 대한 1차 CMP공정을 실시하여 상기 제2층간절연막을 노출시키는 단계와, 상기 제2층간절연막에 대한 2차 CMP 공정을 실시하여 상기 식각저지층을 � ��출시키는 단계와, 2차 CMP 공정 후 결과물 전면에 상부배선층을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다. 따라서, 본발명에 의한 돌출형 텅스텐-플러그를 구비한 배선막 구조 및 그 제조방법에 의하면, 돌출된 텅스텐-플러그 구조를 형성함으로써 알루미늄과 텅스텐의 계면 면적을 증가시켜 일렉트로마이그레이션을 감소시킬 수 있게 된다.
-
公开(公告)号：KR1019990056337A
公开(公告)日：1999-07-15
申请号：KR1019970076332
申请日：1997-12-29
Applicant: 삼성전자주식회사
IPC: H01L21/3205
Abstract: 하부 금속배선인 알루미늄의 엑스트루젼을 방지하면서도 TiN막의 배리어 특성을 향상시키는 반도체 장치의 금속배선 제조방법이 제공된다. 본 발명에 의하면, 알루미늄층이 구비된 반도체 기판 상에 TiN막을 형성하고, 상기 TiN막을 NH
3 분위기 하에서 플라즈마 열처리한 다음, 상기 TiN막 상에 텅스텐층을 화학기상증착법으로 형성한다. 상기 플라즈마 열처리는 알루미늄의 엑스트루젼이 일어나는 온도 이하에서 수행된다.-
Patent Agency Ranking
公开(公告)号：KR1019980015763A
公开(公告)日：1998-05-25
申请号：KR1019960035201
申请日：1996-08-23
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 반도체장치의 금속배선을 형성하는데 있어서, 텅스텐층과 알루미늄층사이에서 전자이동(EM:Electro-Migration)에 대한 신뢰성을 높이기 위해 복층의 금속층을 형성한다. 즉, 티타늄층과 티타늄 나이트라이드층을 형성한다. 이결과 상기 텅스텐층과 알루미늄층의 계면에서 전자의 이동이 원활해지고 종래의 티타늄 나이트라이드층을 단독으로 사용할 때 발생되는 보이드(void)의 발생을 방지할 수 있다.
-
公开(公告)号：KR100278657B1
公开(公告)日：2001-02-01
申请号：KR1019980023920
申请日：1998-06-24
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 반도체 장치의 금속 배선 구조 및 그 제조 방법을 개시한다. 본 발명의 일 관점은, 반도체 기판 상에 형성된 금속막 패턴과, 금속막 패턴을 절연시키는 절연막 및 계면 보호막 등으로 구비된다. 절연막은 실리콘 산화 불화물(SiOF) 등과 같은 불소 원소를 함유하는 절연물 등으로 형성된다. 계면 보호막은 절연막 및 상기 금속막 패턴의 계면에서 알루미늄 산화막, 실리콘 질화막 또는 실리콘 산화 질화막 등으로 형성되어 절연막으로부터 금속막 패턴을 보호한다.
-
公开(公告)号：KR1019980026822A
公开(公告)日：1998-07-15
申请号：KR1019960045387
申请日：1996-10-11
Applicant: 삼성전자주식회사
Inventor： 권동철
IPC: H01L21/28
Abstract: 본 발명은 반도체장치의 금속배선 형성방법에 관해 개시한다. 두개의 도전층을 배선하는데 있어서, 먼저, 제1 도전층을 형성하고 그 위에 층간절연막을 형성한 다음, 층간절연막에 비어홀을 형성하고 비어홀을 통해서 제2 도전층을 제1 도전층과 접속시킨다. 이때, 비어홀의 전면에는 부착층으로서 Ti/TiN막을 형성하여 상기 제1 및 제2 도전층의 부착성을 향상시킴과 아울러 전자이동(electromigration)에 대한 내성과 스텝커버리지를 향상시킬 수 있다.
-
-
公开(公告)号：KR1019990035451A
公开(公告)日：1999-05-15
申请号：KR1019970057253
申请日：1997-10-31
Applicant: 삼성전자주식회사
IPC: H01L21/3205
Abstract: 다층 절연막으로 구성된 층간절연막에 형성되는 콘택홀을 채우는 방법으로 층간절연막에 형성되는 콘택홀의 측면에 스페이서를 형성한 다음 고압분위기하에서 상기 콘택홀에 도전성 물질층을 완전히 채우는 반도체장치의 콘택홀 매립방법이 개시된다. 이렇게 함으로써 상기 층간절연막을 구성하는 다층 절연막들로부터 유출되는 아웃개싱 정도의 차이를 해소할 수 있다. 이 결과, 보이드가 형성됨이 없이 콘택홀에 도전성 물질을 완전히 채울 수 있게 된다. 따라서, 상기 콘택홀을 채운 도전성 물질을 통해 전달되는 신호가 지연되지 않으므로 적어도 콘택홀을 채운 도전성 플러그 때문에 반도체 장치의 동작속도가 느려지는 것은 방지할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.021 seconds)
