公开(公告)号：KR1020070034674A

公开(公告)日：2007-03-29

申请号：KR1020050089115

申请日：2005-09-26

Applicant: 삼성전자주식회사

Inventor： 김덕회 ,  이청

IPC: H01J37/30 ,  H01J37/36 ,  H01L21/22

Abstract: 박막 트랜지스터의 소자특성이 저하되는 것을 방지하기 위한 이온도핑장치가 개시된다. 이온도핑장치는 공정챔버부, 기판 지지부, 이온 발생부 및 열 흡수부를 포함한다. 공정 챔버부는 내부공간을 갖는다. 기판 지지부는 공정 챔버부 내에 배치되어, 기판을 지지한다. 이온 발생부는 이온을 발생하여 기판으로 제공한다. 열 흡수부는 이온이 기판으로 인가됨에 따라 발생되는 열을 흡수한다. 이와 같이, 열 흡수부가 이온이 기판에 인가될 때 발생하는 열을 흡수함에 따라, 박막 트랜지스터의 소자특성이 저하되는 것을 방지할 수 있다.
공정 챔버부, 이온 발생부, 열 흡수부

公开(公告)号：KR1020060089828A

公开(公告)日：2006-08-09

申请号：KR1020050010604

申请日：2005-02-04

Applicant: 삼성전자주식회사

Inventor： 김덕회

IPC: G02F1/136

CPC classification number: H01L27/1218 ,  G02F1/1368 ,  G02F2001/13685 ,  H01L27/1262

Abstract: 본 발명에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 제1 부분, 제1 부분보다 두께가 얇은 제2 부분을 가지는 차단막, 차단막 위에 형성되어 있으며 제1 및 제2 소스-드레인 영역과 채널 영역을 포함하며 다결정 규소로 이루어지는 복수의 반도체, 반도체 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트선, 게이트 절연막 위에 형성되어 있으며 제1 소스-드레인 영역과 연결되어 있는 데이터선, 그리고 게이트 절연막 위에 형성되어 있으며 제2 소스-드레인 영역과 연결되어 있는 화소 전극을 포함하고, 반도체는 순차적 측면 고상화 방법으로 결정화되어 있으며 순차적 측면 고상화에 의한 돌기가 제2 부분에 위치한다.
결정화, SLS, 박막트랜지스터, 돌기

公开(公告)号：KR1020050063079A

公开(公告)日：2005-06-28

申请号：KR1020030094141

申请日：2003-12-19

Applicant: 삼성전자주식회사

Inventor： 김덕회

IPC: G02F1/136

Abstract: 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판 위에 다결정 규소막을 형성하는 단계, 다결정 규소막을 패터닝하여 반도체층을 형성하는 단계, 반도체층을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 형성하며 반도체층의 소정 영역과 대응하는 질화막 패턴을 형성하는 단계, 질화막 패턴 위에 사진 공정으로 질화막 패턴의 소정 영역을 노출하는 감광막 패턴을 형성하는 단계, 감광막 패턴 및 질화막 패턴을 마스크로 반도체층의 소정 영역에 도전형 불순물 이온을 도핑하여 저농도 도핑 영역, 소스 영역 및 드레인 영역과 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 반도체층과 일부분이 중첩하는 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선 및 반도체층을 덮도록 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 소스 영역과 연결되는 소스 전극을 가지는 데이터선 및 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.

公开(公告)号：KR1020050058821A

公开(公告)日：2005-06-17

申请号：KR1020030090802

申请日：2003-12-12

Applicant: 삼성전자주식회사

Inventor： 박태형 ,  이청 ,  김철호 ,  김철민 ,  박기찬 ,  김덕회 ,  문국철 ,  강진규 ,  김일곤

IPC: G02F1/136

CPC classification number: G02F1/1362 ,  H01L29/786

Abstract: 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 다결정 규소층, 다결정 규소층 위에 형성되어 있으며 복수의 접촉구를 가지는 제1 층간 절연막, 제1 층간 절연막 위에 형성되어 있으며 접촉구를 통하여 다결정 규소층과 접촉하고 있는 도전성 접촉 부재, 제1 층간 절연막 위에 형성되어 있으며 도전성 접촉 부재와 접촉하고 있는 신호 전달선, 신호 전달선 위에 형성되어 있는 제2 층간 절연막을 포함한다.

公开(公告)号：KR1020050051182A

公开(公告)日：2005-06-01

申请号：KR1020030084929

申请日：2003-11-27

Applicant: 삼성전자주식회사

Inventor： 김동범 ,  김덕회

IPC: H01L21/66

Abstract: 기판과 소정 간격 이격되어 기판의 상부에 설치되어 있는 결정화 레이저 빔 발생 장치, 결정화 레이저 빔 발생 장치의 주변에 설치되어 있는 결정화 불량 검출 장치를 포함하고, 결정화 불량 검출 장치는 결정화 레이저 빔 발생 장치의 전후 방향에 각각 설치되어 있는 결정화 불량 측정용 레이저 빔 발생 장치와 결정화 불량 측정용 레이저 빔 검출 장치를 포함하는 규소 결정화 시스템.

公开(公告)号：KR100984356B1

公开(公告)日：2010-09-30

申请号：KR1020030086308

申请日：2003-12-01

Applicant: 삼성전자주식회사

Inventor： 김덕회

IPC: G02F1/136

Abstract: 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 게이트선 제조 방법은 게이트 도전막 위에 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 게이트 도전막을 식각하여 게이트 절연막을 드러내는 복수의 트렌치를 형성하는 단계, 제1 감광막 패턴을 애싱하여 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 게이트 도전막을 식각하여 게이트 절연막 위에 게이트선을 형성하는 단계를 포함한다.
박막트랜지스터, 트렌치, 게이트선

公开(公告)号：KR1020080059705A

公开(公告)日：2008-07-01

申请号：KR1020060133339

申请日：2006-12-26

Applicant: 삼성전자주식회사

Inventor： 김덕회 ,  이청

IPC: H01L21/265 ,  H01L29/786

CPC classification number: H01L21/265 ,  H01L21/266 ,  H01L21/823814

Abstract: An ion doping apparatus and a method of manufacturing a substrate of a thin film transistor using the same are provided to reduce the number of manufacturing processes and manufacturing expenses by using a mask when ion doping is performed. An ion doping apparatus comprises an ion generator(200), a substrate holding unit(300) for fixing a substrate doped with the ion, and a mask(400) disposed between the ion generator and the substrate holding unit to determine a region to be doped with the ion on the substrate. The doped region has a first heavily-doped region doped with 3 group ion, a lightly-doped region doped with 5 group ion, and a second heavily-doped region doped with 5 group ion. The mask is any one of a first mask patterned corresponding to the first heavily-doped region, a second mask patterned corresponding to the lightly-doped region, and a third mask patterned corresponding to the second heavily-doped region.

Abstract translation: 提供一种离子掺杂装置和使用其制造薄膜晶体管的基板的方法，以通过在进行离子掺杂时使用掩模来减少制造工艺的数量和制造费用。 离子掺杂装置包括离子发生器（200），用于固定掺杂有离子的衬底的衬底保持单元（300），以及设置在离子发生器和衬底保持单元之间的掩模（400），以确定区域 掺杂在衬底上的离子。 掺杂区域具有掺杂有3组离子的第一重掺杂区域，掺杂有5组离子的轻掺杂区域和掺杂有5族离子的第二重掺杂区域。 掩模是对应于第一重掺杂区域的图案化的第一掩模中的任何一个，对应于轻掺杂区域图案化的第二掩模和对应于第二重掺杂区域的第三掩模。

公开(公告)号：KR1020070024881A

公开(公告)日：2007-03-08

申请号：KR1020050080459

申请日：2005-08-31

Applicant: 삼성전자주식회사

Inventor： 김덕회

IPC: H01L21/265 ,  H01J37/30

Abstract: An ion implanting apparatus is provided to avoid variation of the ratio of ions to be implanted and prevent a difference of sheet resistance between substrates by including a catalyst electrode for converting gas into radicals and a magnetic filter for preventing radicals from being implanted into the substrate. A catalyst electrode(300) is formed in an active layer formed on a substrate(270) by using photoresist as a mask, converting the gas generated in an ion implantation process into radicals. The catalyst electrode is positioned over the substrate. A magnetic filter(310) prevents the radicals from being transferred to the substrate. The catalyst electrode and the magnetic filter are installed in a process chamber(180) in which an ion implantation process is carried out. A pump(290) exhausts the radicals to the outside.

Abstract translation: 提供一种离子注入装置，以避免待注入的离子的比例的变化，并且通过包括用于将气体转化为自由基的催化剂电极和用于防止自由基注入基板的磁性过滤器来防止基板之间的薄层电阻差异。 催化剂电极（300）通过使用光致抗蚀剂作为掩模在形成在基板（270）上的有源层中形成，将在离子注入工艺中产生的气体转化为自由基。 催化剂电极位于衬底上。 磁性过滤器（310）防止自由基转移到基底。 催化剂电极和磁性过滤器安装在进行离子注入工艺的处理室（180）中。 泵（290）将自由基排出到外部。

公开(公告)号：KR1020060084487A

公开(公告)日：2006-07-24

申请号：KR1020050005010

申请日：2005-01-19

Applicant: 삼성전자주식회사

Inventor： 김덕회

IPC: G02F1/136

CPC classification number: H01L21/02672 ,  G02F1/1368 ,  H01L27/1274 ,  H01L29/78651

Abstract: 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 비정질 규소로 이루어진 반도체를 형성하는 단계, 반도체 위에 반도체를 노출하는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트선을 형성하는 단계, 노출된 반도체에 복수의 금속 프로브를 통해 전압을 인가하고 열처리하여 결정화하는 단계, 게이트선을 마스크로 반도체에 도전형 불순물 이온을 도핑하는 단계, 게이트선과 교차하는 데이터선을 형성하는 단계, 데이터선과 연결되는 화소 전극을 형성하는 단계를 포함한다.
결정화, MILC, 프로브, 전압

公开(公告)号：KR1020050083303A

公开(公告)日：2005-08-26

申请号：KR1020040011784

申请日：2004-02-23

Applicant: 삼성전자주식회사

Inventor： 김덕회

IPC: H01L29/786

CPC classification number: H01L29/78636

Abstract: 본 발명에 따른 박막 트랜지스터의 제조 방법에서는, 우선, 절연 기판의 상부에 비정질 규소 박막을 적층하고 레이저를 조사하여 결정화함으로써 다결정 규소 박막을 형성한다. 이어, O
2 플라스마 처리 및 H
2 O 증기 어닐링 중 적어도 어느 하나를 수행함으로써 다결정 규소 박막 위에 평탄화막을 형성한다. 그 상부에 게이트 절연막을 형성한 다음, 그 위에 게이트 전극을 형성한다. 반도체층에 불순물을 주입하여 게이트 전극의 양쪽에 소스 영역과 드레인 영역을 형성하고, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.