中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

40 records (took 0.021 seconds)

    디지탈 주파수복조기
    1.
    发明授权
    디지탈 주파수복조기 失效
    数字频率解调器

    公开(公告)号：KR1019970007881B1

    公开(公告)日：1997-05-17

    申请号：KR1019920024809

    申请日：1992-12-19

    Applicant: 삼성전자주식회사

    Inventor： 남석훈 ,  이상호

    IPC: H03D7/00

    Abstract: The adder(16) adds up the value output from the upper limit discriminator(13) and the value from the divider(15). When the look-up table(30) outputs the signal applicable to the address signal output from the adder(16), the second delay unit(20), based on the value output form the adder(16), delays the upper limit value output from the upper limit discriminator(13) for as long as data are obtained from the look-up table(30). Then, the adder(40) adds up and outputs the signal output from the look-up table(30) and the signal from the second delay unit(20), and the subtracter(70) subtracts the signal output from the calculus unit and the signal from the carrier frequency generator(60) to output the signal from which element(K2) is removed.

    Abstract translation: 加法器（16）将从上限鉴别器（13）输出的值和来自分频器（15）的值相加。 当查找表（30）输出适用于从加法器（16）输出的地址信号的信号时，第二延迟单元（20）基于从加法器（16）输出的值延迟上限值 只要从查找表（30）获得数据，就从上限鉴别器（13）输出。 然后，加法器（40）相加并输出从查找表（30）输出的信号和来自第二延迟单元（20）的信号，减法器（70）减去从演算单元输出的信号， 来自载波频率发生器（60）的信号输出去除了哪个元件（K2）的信号。

    디지탈 비선형 엠퍼시스 회로
    3.
    发明公开
    디지탈 비선형 엠퍼시스 회로 失效
    数字非线性加重电路

    公开(公告)号：KR1019940020769A

    公开(公告)日：1994-09-16

    申请号：KR1019930002752

    申请日：1993-02-26

    Applicant: 삼성전자주식회사

    Inventor： 남석훈

    IPC: H04N5/14

    Abstract: 이 발명은 디지털 비선형 엠퍼시스 회로에 관한 것이다. 이 발명은 입력신호의 크기에 따라 시스템의 주파수 특성을 비선형적으로 변화시키기 위해 디지털 신호를 지연시키는 지연부와, 주파수 특성을 결저하는 제1, 제2비선형 계수기와, 제1곱셈기와, 제1,제2결합기를 구비하였다. 또한, 서로 반대의 특성을 가진 비선형 프리 엠퍼시스와 비선형 디 엠퍼시스를 동일한 구조로 단지 스위칭만을 사용하여 실현하기 위하여 디지털 신호를 지연시키는 지연부와, 프리엠퍼시스 기능을 수행하는 제1,제2비선형 계수기와, 디엠퍼시스 기능을 수행하는 제5,제6비선형 계수기와, 프리엠퍼시스와 디 엠퍼시스를 선택하는 제1,제2곱셈기와, 제1,제2결합기를 구비하였다. 따라서, 디지털 비선형 엠퍼시스 회로에 의하면 아날로그 신호처리 방법을 디지털 신호처리 방법으로 변환하여 신호 대잡음비를 향상시키고, 외부 요인이 변화하더라도 능동 소자들의 특성은 변하지 않으므로 시스템의 안정도가 향상되며, 시스템에 따라 이득값을 조정하지 않아도 되는 이점이 있다. 또, 비선형 프리 엠퍼시스를 보상하기 위하여 구성한 비선형 디 엠퍼시스의 조작을 위한 제어부를 추가 구성하지 않고 스위치만으로 선택하여 동작시킴으로써 제품의 크기를 축소할 수 있는 이점이 있다.

    디지탈 비선형 엠퍼시스 회로
    7.
    发明授权
    디지탈 비선형 엠퍼시스 회로 失效
    数字非线性电路

    公开(公告)号：KR100135829B1

    公开(公告)日：1998-04-27

    申请号：KR1019930002752

    申请日：1993-02-26

    Applicant: 삼성전자주식회사

    Inventor： 남석훈

    IPC: H04N5/14

    Abstract: Digital non-linear emphasis circuit improves a signal-to-noise ratio, increases a system stability, and does not require a gain value regulation according to the system. The circuit includes: a delay part(110) for delaying a digital signal by a constant time; a second non-linear counter(130) for generating a value made by multiplying an input signal by a non-linearly variable coefficient according to a delay signal size from the delay part(110); a first multiplier(140) for generating a value made by multiplying a constant coefficient(b2) by a delayed signal; a first coupler(100) for generating a value made by adding an output signal of the second non-linear counter(130) to an input digital signal from the digital signal input terminal(X(n)); a second coupler(150) for generating a value made by adding an output signal of the first coupler(100) to an output signal of the first multiplier(140); and a first non-linear counter(120) for transmitting a result signal(made by multiplying an input signal by a non-linear coefficient variable according to the output signal magnitude of the second coupler(150)) to a digital signal output terminal(Y(n)).

    Abstract translation: 数字非线性加重电路提高信噪比，提高系统稳定性，并且不需要根据系统的增益值调节。 电路包括：用于将数字信号延迟恒定时间的延迟部分（110）; 第二非线性计数器（130），用于根据来自延迟部分（110）的延迟信号大小，生成通过将输入信号乘以非线性可变系数而得到的值; 用于产生通过将常数系数（b2）乘以延迟信号而得到的值的第一乘法器（140） 第一耦合器（100），用于产生通过将第二非线性计数器（130）的输出信号与来自数字信号输入端子（X（n））的输入数字信号相加而得到的值; 第二耦合器（150），用于产生通过将第一耦合器（100）的输出信号与第一乘法器（140）的输出信号相加而得到的值; 以及第一非线性计数器（120），用于发送结果信号（通过将输入信号乘以根据第二耦合器（150）的输出信号幅度的非线性系数变量）与数字信号输出端子 Y（N））。

    다화면 메모리를 사용한 스틸비디오 카메라
    9.
    发明授权
    다화면 메모리를 사용한 스틸비디오 카메라 失效
    仍然是具有多屏幕内存的摄像机

    公开(公告)号：KR1019960010191B1

    公开(公告)日：1996-07-26

    申请号：KR1019890020142

    申请日：1989-12-29

    Applicant: 삼성전자주식회사

    Inventor： 남석훈

    IPC: H04N5/225

    CPC classification number: H04N1/2141 ,  H04N1/2112 ,  H04N9/877 ,  H04N2101/00 ,  H04N2201/0077 ,  Y10S358/906

    Abstract: a microcomputer (46) for analyzing a mode control signal to output a mode selection recording/reproducing command; a multi-display controller (50) for outputting the first and the second sampling clocks (ADCK)(DACK), multi-display record/play control signal, the first and the second switching signals; an A/D converter (52) for converting an input analog signal to a digital signal based on the first sampling clock (ADCK); an analog switch (48) for selecting a luminescence signal (Y) and the first and the second color-difference signals (R-Y)(B-Y) to send to the A/D converter (52); a multi-display memory including a number of memories (54)(56)(58); a D/A converters (60)(62)(64) for converting the output data from the memories (54)(56)(58) to the analog form of the luminescence signal (Y) and the first and the second color-difference signals (R-Y)(B-Y); a video switch (66) for selectively outputting the luminescence signal (Y) and the first and the second color-difference signals (R-Y)(B-Y) from the D/A converters under a second switching control signal; and an encoder (42) for encoding the output signal of the video switch (66) and the sync signal to generate a complex video signal.

    Abstract translation: 微型计算机（46），用于分析模式控制信号以输出模式选择记录/再现命令; 用于输出第一和第二采样时钟（ADCK）（DACK）的多显示控制器（50），多显示记录/播放控制信号，第一和第二切换信号; A / D转换器（52），用于基于第一采样时钟（ADCK）将输入的模拟信号转换为数字信号; 用于选择发光信号（Y）的模拟开关（48）和发送到A / D转换器（52）的第一和第二色差信号（R-Y）（B-Y）; 包括多个存储器（54）（56）（58）的多显示存储器; 用于将来自存储器（54）（56）（58）的输出数据转换为模拟形式的发光信号（Y）和第一和第二彩色显示器（60）的数模转换器（60）（62） 差分信号（RY）（BY）; 用于在第二切换控制信号下从D / A转换器选择性地输出发光信号（Y）和第一和第二色差信号（R-Y）（B-Y））的视频开关（66） 以及用于对视频开关（66）的输出信号和同步信号进行编码以产生复合视频信号的编码器（42）。

Patent Agency Ranking