-
公开(公告)号：WO2021194085A1
公开(公告)日：2021-09-30
申请号：PCT/KR2021/001651
申请日：2021-02-08
Applicant: 삼성전자주식회사
Abstract: 각 저장실에 마련된 증발기 사이의 온도차에 기초하여 응축기에서의 과응축을 감지하고, 응축기를 냉각하기 위한 방열팬의 구동 시간을 제어하는 냉장고 및 그 제어 방법을 제공한다. 일 실시예에 따른 냉장고는, 복수의 저장실; 서로 직렬로 배열되고, 상기 복수의 저장실 각각에 대응하는 복수의 증발기; 상기 복수의 증발기를 통하여 증발된 냉매를 압축하는 압축기; 압축된 냉매를 응축하는 응축기; 상기 응축기를 냉각시키는 방열팬; 상기 복수의 증발기 각각의 온도를 감지하는 복수의 증발기 온도 센서; 및 상기 복수의 증발기 사이의 온도차에 기초하여 상기 응축기에서 과응축이 발생하였는지 결정하고, 과응축의 발생 여부에 기초하여 상기 방열팬의 구동 시간을 제어하는 제어부;를 포함한다.
-
公开(公告)号：KR100363078B1
公开(公告)日：2003-02-05
申请号：KR1019950069679
申请日：1995-12-30
Applicant: 삼성전자주식회사
IPC: H01L27/06
Abstract: PURPOSE: A method for manufacturing a process-simplified BiCMOS(Bipolar Complementary Metal Oxide Semiconductor) is provided to reduce processing time and fabrication cost by omitting photolithography for collector formation. CONSTITUTION: The first conductive dopants are implanted into the entire surface of the first conductive semiconductor substrate(22) for forming a collector of a bipolar transistor. After forming an oxide layer(26) on the resultant structure, the semiconductor substrate is selectively exposed by patterning the oxide layer(26) in order to form the first conductive well. The first conductive dopants are implanted into the semiconductor substrate by using the oxide layer(26) as an ion implantation mask. After removing the oxide layer(26), a mask pattern is formed on the semiconductor substrate in order to expose the second conductive well formation region of the semiconductor substrate. The second conductive dopants are implanted into the semiconductor substrate. The implanted first and second conductive dopants are activated and diffused by annealing.
-
公开(公告)号：KR2019970027239U
公开(公告)日：1997-07-24
申请号：KR2019950037996
申请日：1995-12-04
Applicant: 삼성전자주식회사
IPC: B01L3/00
Abstract: 본고안은바닥에홈을구비하여사용할때 화학용액을전부사용하여손실을방지할수 있는화학용기에관하여개시한다. 본고안은화학용액을담을수 있는화학용기에있어서, 상기화학용기의내부바닥은양측벽으로부터경사져마련되는홈을구비하는것을특징으로하는화학용기를제공한다. 본고안의화학용기는내부바닥에양측벽으로부터경사져마련되는홈을구비하여화학용액을전부사용할수 있어화학용기의교체비용를감소시킬수 있고, 화학용기의교체에따른장비가동시간의감소를막을수 있다.
-
公开(公告)号：KR1019970030361A
公开(公告)日：1997-06-26
申请号：KR1019950044261
申请日：1995-11-28
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로서, 반도체기판상에 폴리실리콘층, 산화막을 형성하고, 그 위에 BPSG(borophosphosilicate glass)절연막을 형성하는 단계; 상기 BPSG(borophosphosilicate glass)절연막 상에포토레지스트 패턴을 형성하는 단계; 마스크를 이용하여 포토(photo) 공정을 수행하여, 마스크에 의해 차단되지 않은 부분의 상기 포토레지스트 패턴을 식각하여 제고하는 단계; 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 BPSG(borophosphosilicate glass) 절연막을 건식(dry) 방법으로 이방성 식각을 실시하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 열처리 공정을 수행하여 상기 BPSG(borophosphosilicate glass) 절연막 표면을 평탄화하는 단계를 포함한다. 따라서, 단차도포성(step coverage)이 양호해지고 또한 습식식각공정을 거치지 않으므로써 스웰링(swelling) 현상등으로 야기되는 반도체 장치의 집적도 문제를 해결할 수 있는 효과를 제공한다.
-
公开(公告)号：KR1019990009194A
公开(公告)日：1999-02-05
申请号：KR1019970031507
申请日：1997-07-08
Applicant: 삼성전자주식회사
Inventor： 남주완
IPC: H01L21/28
Abstract: 본 발명에 의한 반도체 제조 장치 및 이를 채용한 반도체 소자의 배선 형성 방법은, 제 1 내지 제 3 막질 증착용 스테이션이 구비된 반도체 제조 장치의 제 3 스테이션 내의 음극 전극 가장자리부를 따라 부착된 하나 이상의 탐침을 이용하여, 히터 블록 상에 탑재된 반도체 기판 위의 금속 배선층(알루미늄층 또는 알루미늄 합금층)에 순간적(예컨대, 10초 이내)으로 전류를 플로우하여 금속 배선(알루미늄 배선 또는 알루미늄 합금 배선)을 형성하도록 이루어져 첫째, 별도의 제조 장비를 이용한 열처리 공정없이도 막질 증착용 반도체 제조 장치 내에서 배선 형성이 가능하게 되므로 공정 시간 로스를 줄일 수 있게 되고 둘째, 장시간(예컨대, 약 50분)의 열처리 공정에 의해 야기되는 배선층에서의 힐럭 발생을 최소화할 수 있게 되어 반도체 소자의 배선 신� �성을 향상시킬 수 있게 된다.
-
Patent Agency Ranking
公开(公告)号：KR1019980017526A
公开(公告)日：1998-06-05
申请号：KR1019960037311
申请日：1996-08-30
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: 100 Å 이하의 게이트 절연막을 형성시킬 수 있는 반도체장치의 게이트 절연막 형성방법에 관한 것이다.
본 발명은, 반도체기판 상에 게이트전극을 형성시키기 위하여 상기 반도체기판 상부에 게이트 절연막을 형성시키는 반도체 게이트 절연막 형성방법에 있어서, 상기 게이트 절연막은 질화(Nitride)막으로 형성됨을 특징으로 한다.
따라서, 게이트 절연막이 증착공정에 의해서 100 Å 이하의 두께를 가지는 질화물로서 형성되므로 고집적화된 반도체장치를 생산할 수 있고, 상기 게이트 절연막 상부에 형성되는 게이트전극의 브레이크 다운 전압이 강하되어 생산되는 반도체제품의 내압이 안정되는 효과가 있다.-
公开(公告)号：KR1019970077359A
公开(公告)日：1997-12-12
申请号：KR1019960015840
申请日：1996-05-13
Applicant: 삼성전자주식회사
IPC: H01L21/335
Abstract: 본 발명은 박막 트랜지스터 형성 공정에 있어서 공정을 단순화하여 공정 시간을 단축하고 오염 발생을 억제하여 반도체 집적 회로의 신뢰성을 향상시킬 수 있는 박막 트랜지스터 형성 방법에 관한 것이다.
본 발명은 NMOS 트랜지스터 S/D 형성 단계와, S/D 산화공정을 진행하여 상기 NMOS 트랜지스터 영역에 이온 주입 마스크를 형성하는 단계 및 P형 이온 주입 단계를 포함하는 PMOS 트랜지스터 S/D 형성 단계로 이루어진다.
따라서, 본 발명은 PMOS 트랜지스터 S/D 형성 단계시 포토 공정을 생략함으로써 포토 공정에 따른 소자불량 원인을 감소시킬 수 있는 효과가 있다.-
公开(公告)号：KR100456394B1
公开(公告)日：2005-04-06
申请号：KR1019970031507
申请日：1997-07-08
Applicant: 삼성전자주식회사
Inventor： 남주완
IPC: H01L21/28
Abstract: 본 발명에 의한 반도체 제조 장치 및 이를 채용한 반도체 소자의 배선 형성 방법은, 제 1 내지 제 3 막질 증착용 스테이션이 구비된 반도체 제조 장치의 제 3 스테이션 내의 음극 전극 가장자리부를 따라 부착된 적어도 하나 이상의 탐침을 이용하여, 히터 블록 상에 탑재된 반도체 기판 위의 금속 배선층(알루미늄층 또는 알루미늄 합금층)에 순간적(예컨대, 10초 이내)으로 전류를 플로우하여 금속 배선(알루미늄 배선 또는 알루미늄 합금 배선)을 형성하도록 이루어져 첫째, 별도의 제조 장비를 이용한 열처리 공정없이도 막질 증착용 반도체 제조 장치 내에서 배선 형성이 가능하게 되므로 공정 시간 로스를 줄일 수 있게 되고 둘째, 장시간(예컨대, 약 50분)의 열처리 공정에 의해 야기되는 배선층에서의 힐럭 발생을 최소화할 수 있게 되어 반도체 소자의 � �선 신뢰성을 향상시킬 수 있게 된다.
-
公开(公告)号：KR1019980011978A
公开(公告)日：1998-04-30
申请号：KR1019960027113
申请日：1996-07-04
Applicant: 삼성전자주식회사
IPC: H01L21/304
-
公开(公告)号：KR1020000007420A
公开(公告)日：2000-02-07
申请号：KR1019980026757
申请日：1998-07-03
Applicant: 삼성전자주식회사
Inventor： 남주완
IPC: H01L21/28
Abstract: PURPOSE: A method of forming contact hole is provided to prevent the increase of contact resistance caused by over etching. CONSTITUTION: The method of forming contact hole comprise forming dielectric layer on a wafer having device layer, depositing first metal layer on the dielectric layer and coating capping metal on the first metal layer, forming predetermined circuit pattern by etching the first metal layer, forming silicon oxide layer on the circuit pattern, forming contact ole by revealing the coated capping metal by etching the silicon oxide layer, depositing a second metal layer on the silicon oxide layer to fill the contact hole with the second metal layer and to make connection with the coated capping metal, patterning the second metal layer by etching.
Abstract translation: 目的：提供形成接触孔的方法，以防止由过蚀刻引起的接触电阻的增加。 构成：形成接触孔的方法包括在具有器件层的晶片上形成介电层，在介电层上沉积第一金属层并在第一金属层上涂覆覆盖金属，通过蚀刻第一金属层形成预定的电路图案，形成硅 氧化层，通过蚀刻氧化硅层露出涂覆的覆盖金属，在氧化硅层上沉积第二金属层以填充与第二金属层的接触孔并与涂层 覆盖金属，通过蚀刻图案化第二金属层。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.018 seconds)
