채배주파수 발생회로
    1.
    发明授权
    채배주파수 발생회로 失效
    频率发生器

    公开(公告)号:KR100268468B1

    公开(公告)日:2000-11-01

    申请号:KR1019970062472

    申请日:1997-11-24

    Inventor: 최형진 남철

    Abstract: PURPOSE: A multiplied frequency generation circuit is provided to replace an analog signal block with a simple digital circuit by generating multiplied frequency using composite synchronization signals. CONSTITUTION: A frequency comparator(21) generates voltage depending on the phase difference of input composite synchronization signal and feedback comparison frequency. A filter(22) generates voltage difference input from the frequency comparator(21). A voltage control oscillator(23) generates multiplied frequency synchronized by the composite synchronization signal. A dispenser(24) generates comparison frequency by dispensing the multiplied frequency by N. The frequency comparator(21) comprises a first and second D flip-flops(D1,D2) and an AND gate.

    Abstract translation: 目的:提供一个倍频产生电路,通过使用复合同步信号产生相乘频率,用简单的数字电路代替模拟信号块。 构成:频率比较器(21)根据输入复合同步信号和反馈比较频率的相位差产生电压。 滤波器(22)产生从频率比较器(21)输入的电压差。 电压控制振荡器(23)产生由复合同步信号同步的相乘频率。 分配器(24)通过将乘法频率分配为N来产生比较频率。频率比较器(21)包括第一和第二D触发器(D1,D2)和与门。

    채배주파수 발생회로
    2.
    发明公开
    채배주파수 발생회로 失效
    发生频率发生电路

    公开(公告)号:KR1019990041813A

    公开(公告)日:1999-06-15

    申请号:KR1019970062472

    申请日:1997-11-24

    Inventor: 최형진 남철

    Abstract: 개시된 채배주파수 발생회로는 캠코더의 화상을 LCD 화면에 출력하기 위해 비디오 신호중 복합동기신호와 동기 되어 채배되는 도트 클럭 주파수를 발생하기 위한 것에 관한 것이다.
    본 발명의 장치는 입력되는 복합동기신호와 피드백 되는 비교주파수 위상차에 따라 소정의 전압을 출력하는 주파수 비교부와, 주파수 비교부로부터 입력되는 두 전압의 차를 발생하는 필터와, 필터로부터 입력되는 전압에 따라 복합동기신호에 동기된 채배주파수를 발생하는 전압제어발진부와, 전압제어발진부로부터 입력되는 채배주파수를 N으로 분주하여 비교주파수를 발생하는 분주기로 구성된다.
    따라서, 본 발명은 캠코더의 화상을 LCD 화면에 출력하기 위해 필요한 채배주파수를 복합동기신호를 이용하여 발생할 수 있게 됨으로써 복합동기신호로부터 수평동기신호를 분리하기 위한 동기신호 분리부라는 아날로그 회로 블록을 플립플롭 및 게이트회로로 구성된 간단한 디지털 회로로 대체할 수 있다는 효과를 제공한다.

    디스크드라이브의 슬레드모터 제어를 위한 채배주파수 발생방법 및 회로
    3.
    发明授权
    디스크드라이브의 슬레드모터 제어를 위한 채배주파수 발생방법 및 회로 失效
    用于产生用于控制盘驱动器的滑动电机的驱动频率的方法和电路

    公开(公告)号:KR100173770B1

    公开(公告)日:1999-04-15

    申请号:KR1019960017525

    申请日:1996-05-22

    Inventor: 남철

    Abstract: 홀센서(201), 비교기(203), 주파수채배기(204)를 구비한 슬레드모터제어용 채배주파수 발생방법에 있어서, 상기 홀센서(201)의 4개의 위상차 신호출력중 일부의 위상차의 출력을 자유롭게 선택하여 비교에 의해 구형파를 만들고, 이에 의해 상기 슬레드모터의 위치정보신호를 발생토록 구성됨을 특징으로 한다.

    고주파 위상 동기 루프 주파수 합성장치
    5.
    发明授权
    고주파 위상 동기 루프 주파수 합성장치 失效
    用于高频PLL的合成器件

    公开(公告)号:KR100247046B1

    公开(公告)日:2000-03-15

    申请号:KR1019970021217

    申请日:1997-05-28

    Inventor: 남철

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
    고주파 위상 동기 루프 주파수 합성장치에 관한 것이다.
    나. 발명이 해결하려고 하는 기술적 과제
    고주파 위상 동기 루프 주파수 합성장치가 단일 집적회로화되더라도 내부동작을 모니터링할 수 있도록 한다.
    다. 발명의 해결방법의 요지
    기준 주파수와 비교 주파수의 위상차에 따라 발진 주파수의 업/다운을 결정하는 업/다운 신호를 생성하는 페이즈 디텍터와, 상기 업/다운 신호를 직류로 평활하여 출력하는 루프 필터와, 상기 직류로 평활된 업/다운 신호에 따라 발진 주파수를 업/다운하는 발진부와, 상기 발진부의 출력과 외부 입력중 하나를 선택신호에 따라 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력을 분주하여 비교 주파수를 생성하는 분주기를 구비하는 것을 특징으로 한다.
    라. 발명의 중요한 용도
    고주파 위상 동기 루프 주파수 합성장치에 적용된다.

    고속 분주회로
    6.
    发明公开
    고속 분주회로 失效
    高速分压电路

    公开(公告)号:KR1019980066575A

    公开(公告)日:1998-10-15

    申请号:KR1019970002225

    申请日:1997-01-27

    Inventor: 남철

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
    고속 동작을 하는 고속 분주회로에 관한 것이다.
    나. 발명이 해결하고자 하는 기술적 과제
    고속 동작을 할 때 소비전력을 최소화할 수 있는 고속 분주회로를 제공한다.
    다. 발명의 해결방법의 요지
    고속 분주회로에 있어서 입력신호를 2분주하는 전류모드 D 플립플롭의 분주 출력신호의 스윙전압을 일정하게 유지하면서 고,저전력 소비상태 변화에 대응되게 바이어스전류를 고,저전류상태간에 교호적으로 변화시킨다.
    라. 발명의 중요한 용도
    고속 분주회로에서 소비전력을 최소화하는데 이용한다.

    고속 분주회로
    7.
    发明授权
    고속 분주회로 失效
    高速分流电路

    公开(公告)号:KR100246913B1

    公开(公告)日:2000-03-15

    申请号:KR1019970002225

    申请日:1997-01-27

    Inventor: 남철

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
    고속 동작을 하는 고속 분주회로에 관한 것이다.
    나. 발명이 해결하고자 하는 기술적 과제
    고속 동작을 할 때 소비전력을 최소화할 수 있는 고속 분주회로를 제공한다.
    다. 발명의 해결방법의 요지
    고속 분주회로에 있어서 입력신호를 2분주하는 전류모드 D 플립플롭의 분주 출력신호의 스윙전압을 일정하게 유지하면서 고,저전력 소비상태 변화에 대응되게 바이어스전류를 고,저전류상태간에 교호적으로 변화시킨다.
    라. 발명의 중요한 용도
    고속 분주회로에서 소비전력을 최소화하는데 이용한다.

    고주파 위상 동기 루프 주파수 합성장치
    8.
    发明公开
    고주파 위상 동기 루프 주파수 합성장치 失效
    高频锁相环频率合成器

    公开(公告)号:KR1019980085216A

    公开(公告)日:1998-12-05

    申请号:KR1019970021217

    申请日:1997-05-28

    Inventor: 남철

    Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
    고주파 위상 동기 루프 주파수 합성장치에 관한 것이다.
    나. 발명이 해결하려고 하는 기술적 과제
    고주파 위상 동기 루프 주파수 합성장치가 단일 집적회로화되더라도 내부동작을 모니터링할 수 있도록 한다.
    다. 발명의 해결방법의 요지
    기준 주파수와 비교 주파수의 위상차에 따라 발진 주파수의 업/다운을 결정하는 업/다운 신호를 생성하는 페이즈 디텍터와, 상기 업/다운 신호를 직류로 평활하여 출력하는 루프 필터와, 상기 직류로 평활된 업/다운 신호에 따라 발진 주파수를 업/다운하는 발진부와, 상기 발진부의 출력과 외부 입력중 하나를 선택신호에 따라 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력을 분주하여 비교 주파수를 생성하는 분주기를 구비하는 것을 특징으로 한다.
    라. 발명의 중요한 용도
    고주파 위상 동기 루프 주파수 합성장치에 적용된다.

    위상동기루프의 록 검출장치
    9.
    发明公开
    위상동기루프의 록 검출장치 失效
    锁相环锁定检测装置

    公开(公告)号:KR1019980026040A

    公开(公告)日:1998-07-15

    申请号:KR1019960044364

    申请日:1996-10-07

    Abstract: 본 발명은 위상동기루프의 록(Lock) 검출장치 및 검출방법에 관한 것으로서, 이는 PLL 시스템을 1차, 2차로 구성시 충전 펌핑부의 전류를 다단 검출부를 통해 결정하여 주어 언록상태에서 빠른 추종을 행하고 록상태에서는 지터 저지 효과와 동기 손실 및 충전 펌핑부의 큰 전류 입력에 의한 전력 소모를 줄일 수 있도록 한 것이다. 이와 같은 본 발명은 입력 주파수와 전압제어 발진기의 발진주파수의 위상차를 검출하여 전압제어 발진기의 출력 발진 주파수의 위상을 결정하는 위상동기 루프에 있어서, 상기 입력 기준주파수와 궤환된 발진주파수와의 위상차를 비교하여 얻어진 논리적인 업/다운신호에 따라 서로 다른 값으로 충방전 동작을 선택적으로 수행하여 기준 주파수에 K배 되는 시점에서 설정값과 비교한 결과값으로 상기 기준주파수에 대해 K배 분주되어 얻어진 값을 제어하여 N비트의 크기를 가지는 록상태 정보신호를 생성하는 다단 검출수단과; 상기 다단 검출수단에서 얻어진 록상태 정보신호에 따라 충전 펌핑수단의 입력 전류를 결정하여 대역폭을 가변하는 전류제어수단을 포함하여 이루어짐으로서 달성된다.

    디스크드라이브의 슬레드모터 제어를 위한 채배주파수 발생방법 및 회로

    公开(公告)号:KR1019970076529A

    公开(公告)日:1997-12-12

    申请号:KR1019960017525

    申请日:1996-05-22

    Inventor: 남철

    Abstract: 홀센서(201), 비교기(203), 주파수채배개(204)를 구비한 슬레드모터 제어용 채배주파수 발생방법에 있어서, 상기 홀센서(201)의 4개의 위상차 신호출력중 일부의 위상차의 출력을 자유롭게 선택하여 비교에 의해 구형파를 만들고, 이에 의해 상기 스레드모터의 위치정보신호를 발생토록 구성됨을 특징으로 한다.

Patent Agency Ranking