파티셔닝 메카니즘을 포함하는 전자 시스템 및 그것의 동작 방법
    3.
    发明公开
    파티셔닝 메카니즘을 포함하는 전자 시스템 및 그것의 동작 방법 审中-实审
    具有分割机构的电子系统及其操作方法

    公开(公告)号:KR1020160057337A

    公开(公告)日:2016-05-23

    申请号:KR1020150158946

    申请日:2015-11-12

    CPC classification number: G06F3/06 G06F3/061 G06F3/0631 G06F3/0688 G06F3/0689

    Abstract: 본발명의시스템장치및 스토리지장치를포함하는전자시스템은, 상기스토리지장치에포함되며, 상기시스템장치로부터수신된시스템정보를처리하도록구성되는인터페이스블록, 상기스토리지장치에포함되어상기인터페이스장치에연결되며, 상기인터페이스블록에의해상기시스템정보에따라분할되는메모리블록, 그리고상기스토리지장치에포함되어상기메모리블록에연결되며, 상기시스템장치로제공되는데이터블록을액세스하는스토리지블록을포함한다.

    Abstract translation: 本发明涉及包括系统设备和存储设备的电子系统。 该电子系统包括:包含在存储装置中并被配置为处理从系统装置接收的系统信息的接口块; 包括在存储装置中的存储块,连接到接口块,并根据系统信息被接口块划分; 以及包括在存储装置中的存储块,连接到存储器块,以及访问提供给系统装置的数据块。

    물리적 메모리 크기보다 큰 메모리 용량을 가능하게 하기 위한 방법 및 장치
    4.
    发明公开
    물리적 메모리 크기보다 큰 메모리 용량을 가능하게 하기 위한 방법 및 장치 审中-实审
    用于使存储器容量大于物理存储器大小的方法和设备

    公开(公告)号:KR1020170131274A

    公开(公告)日:2017-11-29

    申请号:KR1020170062408

    申请日:2017-05-19

    Abstract: 중복제거모듈과연관된메모리에저장된데이터를회수하는방법이제공된다. 방법은포함한다: 데이터의논리적주소를식별하는단계; 변환테이블의논리적주소의적어도일부를검색하여논리적주소에따른데이터의 PLID를식별하는단계; 각각의물리적라인의위치를찾는단계, 각각의물리적라인은 PLID에대응하고; 그리고각각의물리적라인으로부터데이터를회수하는단계, 회수하는단계는각각의해시원통을읽기캐시로복사하는단계를포함하고, 각각의해시원통은포함한다: 각각의물리적라인을포함하는각각의해시버킷; 및각각의물리적라인과연관된각각의참조카운터를포함하는각각의참조카운터버킷.

    Abstract translation: 提供了一种检索存储在与去重复模块相关联的存储器中的数据的方法。 该方法包括:识别数据的逻辑地址; 根据逻辑地址,检索转换表的至少一部分逻辑地址以识别数据的PLID; 查找每条物理线路的位置,每条物理线路对应一个PLID; 并且从每条物理线路恢复数据,恢复步骤包括每次通过汽缸将汽缸复制到读取高速缓冲存储器,每个汽缸包括相应的物理线路, 。 并且每个参考计数器桶包括与每条物理线路相关联的相应参考计数器。

    다이내믹 랜덤 액세스 메모리 모듈 및 그것의 리프레쉬 방법
    5.
    发明公开
    다이내믹 랜덤 액세스 메모리 모듈 및 그것의 리프레쉬 방법 审中-实审
    动态随机访问存储器模块及其刷新方法

    公开(公告)号:KR1020160123985A

    公开(公告)日:2016-10-26

    申请号:KR1020160027113

    申请日:2016-03-07

    Abstract: 본발명은 DRAM 모듈에관한것으로, DRAM 모듈은뱅크들각각이데이터를저장하는복수의뱅크들, DRAM(dynamic Random Access Memory) 모듈에있는상기복수의뱅크들중 하나를리프레쉬하는리프레쉬엔진, 그리고상기 DRAM 모듈에있는상기복수의뱅크들중 어떤뱅크가리프레쉬를하기위한뱅크인지를상기리프레쉬엔진에게알려주는스마트리프레쉬컴포넌트를포함하되, 상기스마트리프레쉬컴포넌트는, 상기 DRAM 모듈에있는상기복수의뱅크들중 가장먼 뱅크를식별하기위한파디스트(farthest) 뱅크테이블, 상기 DRAM 모듈에있는상기복수의뱅크들에있는어떤뱅크들이리프레쉬되었는지를식별하기위한리프레쉬상태테이블, 그리고상기 DRAM 모듈및 상기리프레쉬상태테이블에대한트랜잭션큐를사용하여상기파디스트뱅크테이블에있는가장먼 뱅크를식별하기위한로직을포함한다.

    하이브리드 메모리 채널 컨트롤러를 포함하는 전자 시스템 및 그것의 동작 방법
    6.
    发明公开
    하이브리드 메모리 채널 컨트롤러를 포함하는 전자 시스템 및 그것의 동작 방법 审中-实审
    包括混合存储信道控制器的电子系统及其操作方法

    公开(公告)号:KR1020150142584A

    公开(公告)日:2015-12-22

    申请号:KR1020150049728

    申请日:2015-04-08

    Abstract: 본발명은제 1 메모리모듈, 제 2 메모리모듈, 및멀티캐스트컨트롤러를포함하는전자시스템을제공한다. 제 1 메모리모듈은제 2 메모리모듈에연결된다. 멀티캐스트컨트롤러는제 2 메모리모듈을위해제 1 메모리모듈상에서캐시를관리한다. 본발명에따르면, 메모리대역폭의소모및 메모리트랜잭션의충돌이줄어들고, 시스템성능및 에너지효율이향상되고, 새로운메모리기술이가능해진다.

    Abstract translation: 本发明提供一种包括第一存储器模块,第二存储器模块和组播控制器的电子系统。 第一存储器模块连接到第二存储器模块。 多播控制器管理用于第二存储器模块的第一存储器模块上的高速缓存。 根据本发明,减少了存储器带宽的消耗和存储器事务的冲突,并且可以提高系统性能和能量效率。 此外,新的存储技术是可能的。

    메모리 모듈 및 그것의 동작 방법

    公开(公告)号:KR102216116B1

    公开(公告)日:2021-02-16

    申请号:KR1020170027806

    申请日:2017-03-03

    Abstract: 본발명의실시예에따른메모리모듈은로직및 호스트컴퓨터로의호스트인터페이스를포함할수 있다. 로직은프로그래밍(programming) 레지스터, 중복제거비율(deduplication ratio) 컨트롤로직, 그리고중복제거엔진을포함할수 있다. 프로그래밍레지스터는메모리모듈의최대중복제거비율을저장할수 있다. 중복제거비율컨트롤로직은최대중복제거비율에따라메모리모듈의중복제거비율을제어하도록구성될수 있다. 중복제거비율은호스트컴퓨터에의해프로그램가능할수 있다.

    메모리 모듈, 메모리 모듈을 포함하는 메모리 시스템, 및 메모리 시스템의 동작 방법
    8.
    发明公开
    메모리 모듈, 메모리 모듈을 포함하는 메모리 시스템, 및 메모리 시스템의 동작 방법 审中-实审
    存储器模块,包括存储器模块的存储器系统以及操作存储器系统的方法

    公开(公告)号:KR1020170137609A

    公开(公告)日:2017-12-13

    申请号:KR1020170019543

    申请日:2017-02-13

    Abstract: 본발명의실시예에따른메모리모듈은하나이상의메모리장치, 호스트컴퓨터로의메모리인터페이스, 그리고메모리오버프로비져닝(overprovisioning) 로직을포함할수 있다. 상기메모리오버프로비져닝로직은, 상기하나이상의메모리장치의메모리사용량을모니터(monitor)하고, 상기메모리모듈의압축및 중복제거중 적어도하나의비율을상기호스트컴퓨터의커널드라이버모듈에제공하도록구성될수 있다. 상기호스트컴퓨터의상기커널드라이버모듈은, 상기압축및 중복제거중 적어도하나의비율을기반으로상기메모리모듈의가상메모리용량을업데이트하도록구성될수 있다.

    Abstract translation: 根据本发明实施例的存储器模块可以包括一个或多个存储器设备,到主机的存储器接口以及存储器过度提供逻辑。 过配置逻辑的存储器可以被配置为监视一个或多个存储器设备的存储器使用并且提供存储器模块对主机的内核驱动器模块的压缩和去重复中的至少一个的速率。 主计算机的内核驱动器模块可以被配置为基于压缩和去重复中的至少一个的比率来更新存储器模块的虚拟存储器容量。

    중복제거 디램 시스템 알고리즘 아키텍처
    9.
    发明公开
    중복제거 디램 시스템 알고리즘 아키텍처 审中-实审
    重复数据删除DRAM系统算法体系结构

    公开(公告)号:KR1020170112958A

    公开(公告)日:2017-10-12

    申请号:KR1020160152819

    申请日:2016-11-16

    CPC classification number: G11C29/808 G06F12/0802 G11C29/74

    Abstract: 메모리중복제거를내부적으로수행하는메모리모듈은해시테이블들을포함하는해시테이블어레이에복수의데이터블락들을저장하되, 상기해시테이블들각각은물리적인버킷들및 복수의가상버킷들을포함하고, 복수의가상버킷들각각은상기물리적인버킷들의일부를포함하고, 상기물리적인버킷들각각은웨이들을포함하는, 해시테이블메모리, 상기물리적인버킷들중 대응하는하나에상기저장된데이터블락들각각의위치를나타내는복수의포인터들을포함하는 ALUTM, 및상기해시테이블어레이가가득찬 경우, 상기해시테이블메모리에저장되지않은유일한데이터블락들을저장하기위한버퍼메모리, 프로세서, 및메모리를포함하되, 상기메모리는상기프로세서에의해수행되면, 메모리모듈이외부시스템과데이터를교환하도록야기하는명령들을저장한다.

    Abstract translation: 执行内存去重复的内存模块在内部将多个数据块存储在包括哈希表的哈希表阵列中,每个哈希表包括物理桶和多个虚拟桶, 多个虚拟存储桶中的每一个包括物理存储桶的一部分,每个物理存储桶包括散列表存储器,每个存储的数据块在相应的一个物理存储桶中的位置, 以及用于存储当散列表阵列已满时未存储在查找表存储器中的唯一数据块的存储器,处理器和存储器,其中存储器包括多个指针, 当由处理器执行时,存储使存储器模块与外部系统交换数据的指令。

    메모리 관리 메커니즘을 구비한 전자 시스템 및 그의 동작 방법
    10.
    发明公开
    메모리 관리 메커니즘을 구비한 전자 시스템 및 그의 동작 방법 审中-实审
    具有存储器管理机制的电子系统及其操作方法

    公开(公告)号:KR1020170065433A

    公开(公告)日:2017-06-13

    申请号:KR1020160115818

    申请日:2016-09-08

    Abstract: 본발명은전자시스템에관한것으로, 운영데이터에엑세스하도록구성된프로세서, 상기프로세서에결합되고, 상기운영데이터의제한된양을저장하도록구성된고속로컬메모리, 버퍼링캐시메모리에결합되고, 운영데이터의흐름을유지하도록구성되는메모리컨트롤러및 상기메모리컨트롤러에결합된메모리서브시스템을포함하되, 상기메모리서브시스템은고속제어버스에의해, 타이밍이중요한상기운영데이터를저장하도록구성되는제1 계층메모리, 및감소된성능제어버스에의해, 타이밍이중요하지않은상기운영데이터를저장하도록구성되는제2 계층메모리를포함하는전자시스템을제공한다.

    Abstract translation: 本发明涉及一种电子系统,该电子系统包括被配置为访问操作数据的处理器,耦合到处理器的高速本地存储器,被配置为存储耦合到缓冲的高速缓冲存储器的有限量的操作数据, 以及耦合到所述存储器控制器的存储器子系统,所述存储器子系统包括:第一级存储器,被配置为通过高速控制总线存储其时序重要的操作数据; 第二层存储器被配置为通过控制总线存储操作数据,其时序并不重要。

Patent Agency Ranking