公开(公告)号：KR102101835B1

公开(公告)日：2020-04-20

申请号：KR1020130104326

申请日：2013-08-30

Applicant: 삼성전자주식회사

Inventor： 추강엽 ,  김도형 ,  김태익 ,  문종빈 ,  정상돈

IPC: H04N5/14 ,  H04N7/015

公开(公告)号：KR1020150027359A

公开(公告)日：2015-03-12

申请号：KR1020130104326

申请日：2013-08-30

Applicant: 삼성전자주식회사

Inventor： 추강엽 ,  김도형 ,  김태익 ,  문종빈 ,  정상돈

IPC: H04N5/14 ,  H04N7/015

CPC classification number: H04N5/04 ,  G09G5/008 ,  G09G2350/00 ,  H04N21/4305

Abstract: 회로 구성이 간단한 픽셀 클럭 발생기가 개시된다. 픽셀 클럭 발생기는 위상동기루프(PLL) 회로 및 주파수/위상 조절회로를 포함할 수 있다. PLL 회로는 수십 MHz의 제 1 주파수를 갖는 발진신호를 사용하여 수 GHz의 제 2 주파수를 갖는 다중 위상(multi-phase) 발진신호를 발생한다. 주파수/위상 조절회로는 다중 위상 발진신호를 수평동기 신호(HSYNC)와 동기화하여 제 1 발진신호를 발생하고, 제 1 발진신호를 분주하여 제 3 주파수를 갖는 제 2 발진신호를 발생하고, 제 2 발진신호의 위상을 조절하여 픽셀 클럭을 발생한다. 따라서, 픽셀 클럭 발생기는 칩 사이즈가 작고 전력소모가 적으며 지터 노이즈가 적다.

Abstract translation: 公开了具有简单电路结构的像素时钟发生器。 像素时钟发生器可以包括锁相环（PLL）电路和频率相位调节电路。 PLL电路通过使用具有几十兆赫兹的第一频率的振荡信号来产生具有几千兆赫兹的第二频率的多相振荡信号。 频率/相位调节电路使多相振荡信号与水平同步信号（HSYNC）同步，以产生第一振荡信号，通过划分第一振荡信号产生具有第三频率的第二振荡信号，并通过 调节第二振荡信号的相位。 因此，像素时钟发生器具有小的芯片尺寸和小的抖动噪声。