-
公开(公告)号：KR100256962B1
公开(公告)日：2000-05-15
申请号：KR1019970079001
申请日：1997-12-30
Applicant: 삼성전자주식회사
Inventor： 박상조
Abstract: PURPOSE: An apparatus for testing a radio frequency unit in a WLL(Wireless Local Loop) is provided to add a function for controlling a frequency bandwidth to a CDMA wave form generator which is used in a PCS(Personal Communication Services) or a DCS(Digital Communication Service) system, and then apply the wave form generator to the WLL. CONSTITUTION: A multiplexor(210) selects one of the clocks applied from internal clock oscillators(201-203) and an external clock supply part(204). A counter(220) counts the clock selected by the multiplexor(210). ROMs(230,235) output the data having an address that corresponds to an output from the counter(220). A D/A converter(250) converts digital signals from the ROMs(230,235) to an analog signal(I). A FIFO(First Input First Output)(240) delays the data signals output from the ROMs(230,235) by one clock. A D/A converter(255) converts the digital signals from the FIFO(240) to an analog signal(Q). Amplifiers(260,265) amplify the signals(I,Q). Filters(270,275) remove undesired wave from the amplified signals(1,Q).
Abstract translation: 目的：提供一种用于测试WLL（无线本地环路）中的射频单元的装置，用于将用于控制频率带宽的功能添加到用于PCS（个人通信服务）或DCS（ 数字通信服务）系统，然后将波形发生器应用于WLL。 构成：多路复用器（210）选择从内部时钟振荡器（201-203）和外部时钟提供部件（204）施加的时钟之一。 计数器（220）对由多路复用器（210）选择的时钟进行计数。 ROM（230,235）输出具有与来自计数器（220）的输出相对应的地址的数据。 D / A转换器（250）将来自ROM（230,235）的数字信号转换为模拟信号（I）。 FIFO（第一输入第一输出）（240）将从ROM（230,235）输出的数据信号延迟一个时钟。 D / A转换器（255）将来自FIFO（240）的数字信号转换为模拟信号（Q）。 放大器（260,265）放大信号（I，Q）。 滤波器（270,275）从放大的信号（1，Q）中去除不需要的波。
Search Results
80
records
(took 0.021 seconds)
