-
公开(公告)号：KR1020110010045A
公开(公告)日：2011-01-31
申请号：KR1020090121107
申请日：2009-12-08
Applicant: 삼성전자주식회사 , 더 리전츠 오브 더 유니버시티 오브 캘리포니아
IPC: H01L29/786 , H01L21/28
CPC classification number: H01L2924/0002 , H01L27/2463 , G11C5/063 , H01L27/2436 , H01L2924/00
Abstract: PURPOSE: A memory semiconductor device, a manufacturing method thereof, and an operation method thereof are provided to improve the degree of integration by arranging word lines in a three dimension. CONSTITUTION: A ground selection structure and a string selection structure are separated from each other. A memory structure comprises sequentially laminated plurality of word lines. The memory structure is arranged between the ground and the string selection structure. A semiconductor pattern(65) covers the upper side and sidewall of the memory structure. The semiconductor pattern is connected to the ground and the string selection structure and crosses the word lines.
Abstract translation: 目的：提供一种存储半导体器件及其制造方法及其操作方法，以通过将字线布置成三维来提高整合度。 构成：地面选择结构和字符串选择结构彼此分离。 存储器结构包括顺序层叠多个字线。 存储器结构布置在地与串选择结构之间。 半导体图案（65）覆盖存储器结构的上侧和侧壁。 半导体图形连接到地和字符串选择结构并与字线交叉。
-
公开(公告)号：KR100942799B1
公开(公告)日：2010-02-18
申请号：KR1020070127459
申请日：2007-12-10
IPC: H04B7/26
Abstract: 본 발명은 트래픽 처리시스템 및 그 방법에 관한 것으로, 트래픽 처리를 위한 장치를 복수로 구비함으로써, 이동단말에 대한 트래픽을 분산 처리하여 트래픽의 병목현상을 방지하고 트래픽 처리에 따른 효율을 향상시켜 이동단말의 빠른 서비스 이용이 가능하도록 하는 효과가 있다.
E-UTRAN, LTE, EPC, MME, SAEGW, 트래픽, 페이징-
公开(公告)号：KR1020090060583A
公开(公告)日：2009-06-15
申请号：KR1020070127459
申请日：2007-12-10
IPC: H04B7/26
Abstract: A traffic processing system and a method thereof are provided to reduce unnecessary paging by having devices for processing traffic and quickly process traffic, thereby improving performance of the system. An apparatus(310) for managing mobility is connected to a plurality of access nodes(210). Mobility and access information about a mobile terminal are managed by the apparatus. System structure gateways(320a~320n) allocate an IP(Internet Protocol) according to a request of the apparatus for managing mobility and transmit a data packet about the mobile terminal. A load balance unit(340) transmits the data packet received from an IP network(700) to one of the system structure gateways.
Abstract translation: 提供一种流量处理系统及其方法，通过具有用于处理流量的设备和快速处理流量来减少不必要的寻呼，从而提高系统的性能。 用于管理移动性的装置（310）连接到多个接入节点（210）。 关于移动终端的移动性和访问信息由该装置管理。 系统结构网关（320a〜320n）根据用于管理移动性的装置的请求分配IP（因特网协议），并发送关于移动终端的数据分组。 负载平衡单元（340）将从IP网络（700）接收的数据分组发送到系统结构网关之一。
-
公开(公告)号：KR1020090056631A
公开(公告)日：2009-06-03
申请号：KR1020070123864
申请日：2007-11-30
Applicant: 삼성전자주식회사
IPC: H04L12/951 , H04L12/861 , H04W28/06
CPC classification number: H04L45/742 , H04L49/90 , H04L49/9094 , H04W84/042
Abstract: A packet re-assembling system of a packet relay node and a method thereof are provided to reduce the overhead and the waste of radio resources by performing the re-assembling of divided packets in the packet relay node, not the final destination node. A package checker(110) inspects whether a received packet is a divided packet or not. A packet assembler(120) re-assembles a series of divided packets to an original packet by a lookup table(121), a buffer(122) and a packet processor(123). The lookup table stores information about the divided packets, the buffer stores the series of divided packets and the packet processor re-assembles the series of divided packets into the original packet by referring to the information about the divided packets.
Abstract translation: 提供分组中继节点的分组重组系统及其方法，通过在分组中继节点而不是最终目的地节点进行重新组合分组分组来减少无线资源的开销和浪费。 包检查器（110）检查接收的分组是否是分组的分组。 分组汇编器（120）通过查找表（121），缓冲器（122）和分组处理器（123）将一系列分割分组重新组装成原始分组。 查找表存储关于划分的分组的信息，缓冲器存储一系列划分的分组，并且分组处理器通过参考关于划分的分组的信息将该分割分组的一系列重新组装成原始分组。
-
公开(公告)号：KR1020080050222A
公开(公告)日：2008-06-05
申请号：KR1020070059839
申请日：2007-06-19
CPC classification number: H04W72/1221 , H04L47/10 , H04L47/14 , H04L47/2416 , H04L47/56 , H04L47/562 , H04L47/568
Abstract: A packet scheduler and a packet scheduling method are provided to satisfy a fair transmission rate of system resources and wired/wireless resources of radio traffic by inducing a fair traffic jacket transmission. An RLC(Radio Link Control) packet scheduler of an RLC layer checks whether a bearer is a real time bearer or a non-real time bearer(S100). If the bearer is a real time bearer, the RLC packet scheduler calculates a virtual scheduling time(S200). In the case of the non-real time bearer, the RLC packet scheduler calculates the virtual scheduling time by using another mathematic formula(S300). The RLC packet scheduler preferentially transmits a packet of a bearer having the largest virtual scheduling time to a MAC(Medium Access Control) layer by using the calculated virtual scheduling time(S400).
Abstract translation: 提供分组调度器和分组调度方法，以通过引入公平的业务中心传输来满足无线电业务的系统资源和有线/无线资源的公平传输速率。 RLC层的RLC（Radio Link Control）分组调度器检查承载是实时承载还是非实时承载（S100）。 如果承载是实时承载，则RLC分组调度器计算虚拟调度时间（S200）。 在非实时承载的情况下，RLC分组调度器通过使用其他数学公式计算虚拟调度时间（S300）。 RLC分组调度器通过使用计算出的虚拟调度时间优先地将具有最大虚拟调度时间的承载的分组发送到MAC（媒体访问控制）层（S400）。
-
Patent Agency Ranking
公开(公告)号：KR100487503B1
公开(公告)日：2005-08-23
申请号：KR1019970066528
申请日：1997-12-06
Applicant: 삼성전자주식회사
Inventor： 박용직
IPC: H01L21/22
Abstract: 본 발명은 셀프 얼라인 접합영역을 갖는 반도체 장치 및 그의 제조 방법에 관한 것으로, 게이트 전극층이 형성된 반도체 기판 상에 제 1 불순물 이온을 주입하여 셀프 얼라인으로 제 1 저농도 제 1 접합영역을 형성하고, 게이트 스페이서를 형성한 후 제 2 불순물 이온을 주입하여 셀프 얼라인으로 고농도 제 2 접합영역을 형성한다. 그리고, 상기 게이트 스페이서의 일부를 식각 하여 그 폭을 줄인 후 제 3 불순물 이온을 주입하여 셀프 얼라인으로 상기 제 1 접합영역 내에 또는 상기 제 1 접합영역과 제 2 접합영역 사이에 제 2 저농도 제 3 접합영역을 형성한다. 이와 같은 반도체 장치 및 그의 제조 방법에 의해서, 소자의 특성 열화를 방지할 수 있고, 상호 연결의 콘택 식각 마진을 증가시킬 수 있다.
-
公开(公告)号：KR1020040003082A
公开(公告)日：2004-01-13
申请号：KR1020020034150
申请日：2002-06-18
Applicant: 삼성전자주식회사
IPC: H01L21/336
CPC classification number: H01L29/66651 , H01L29/0649 , H01L29/105 , H01L29/66575
Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to be capable of effectively preventing the generation of junction short between a source and drain in a bulk area, for obtaining good electrical characteristics of an MOS(Metal Oxide Semiconductor) transistor. CONSTITUTION: A semiconductor device is provided with a semiconductor substrate(100), isolation layers(110) formed at the upper portion of the semiconductor substrate for defining a device formation region, an epitaxial silicon layer(130) formed between the isolation layers at the upper portion of the semiconductor substrate, and a blocking insulating layer(125) formed at the inner portion of the epitaxial silicon layer for dividing the device formation region into a plurality of portions. The semiconductor device further includes a gate(150) formed at the upper portion of the blocking insulating layer, and a source and drain junction(105) formed at both sides of the gate at the inner portion of the epitaxial silicon layer.
Abstract translation: 目的：为了获得MOS（金属氧化物半导体）晶体管的良好电气特性，提供半导体器件及其制造方法，以能够有效地防止在体区域中的源极和漏极之间产生结短路。 构成：半导体器件设置有半导体衬底（100），形成在半导体衬底的上部的隔离层（110），用于限定器件形成区域，形成于隔离层之间的外延硅层（130） 半导体衬底的上部和形成在外延硅层的内部的用于将器件形成区域分成多个部分的阻挡绝缘层（125）。 半导体器件还包括形成在隔离绝缘层的上部的栅极（150）和形成在外延硅层的内部部分的栅极两侧的源极和漏极结（105）。
-
公开(公告)号：KR100234353B1
公开(公告)日：1999-12-15
申请号：KR1019920011026
申请日：1992-06-24
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은 반도체 메모리장치의 제조방법에 관한 것이다.
본 발명에 의하면 MOSFET와, 상기 MOSFET의 소오스에 연결되는 스토리지전극을 갖춘 트렌치구조의 커패시터로 이루어진 반도체 메모리장치의 제조방법에 있어서, 상기 커패시터의 스토리지전극을 형성하는 공정은, 필드산화막에 의해 소자분리영역과 액티브영역이 한정된 반도체기판상에 다층막을 형성하는 공정과, 반도체기판의 트렌치가 형성될 영역상의 상기 다층막을 사진식각공정에 의해 제거하여 반도체 기판과 필드산화막의 일부를 노출시키는 공정 ; 상기 식각된 다층막의 측벽에 제1스페이서를 형성하고 연속하여 상기 결과물을 열산화시키는 공정 ; 상기 제1스페이서를 제거하고 이에 따라 노출되는 반도체기판을 식각하여 미세한 홈을 형성하는 공정 ; 상기 미세한 홈의 내부 및 상기 다층막 측벽에 제2스페이서를 형성하는 공정 ; 상기 다층막 및 제2스페이서를 마스크로 하여 반도체기판을 식각하여 트렌치를 형성하는 공정 ; 상기 트렌치 내벽에 누설전류방지막을 형성하는 공정 ; 및 상기 제2스페이서 및 남아 있는 다층막을 제거한 후 결과물 전면에 도전물질을 증착하여 커패시터 스토리지전극을 형성하는 공정이 제공된다.
따라서 본 발명에 의하면 단순화된 공정과 이에 따른 낮은 제조비용으로 신뢰성 높은 반도체 메모리장치를 실현할 수 있게 된다.-
公开(公告)号：KR1019990075950A
公开(公告)日：1999-10-15
申请号：KR1019980010519
申请日：1998-03-26
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은, 콘택 저항의 증가와 누설 전류를 방지하는 반도체 장치 및 그의 제조 방법에 관한 것으로, 반도체 기판상에 게이트 전극층이 형성된다. 상기 게이트 전극층을 포함하여, 반도체 기판상에 제 1 및 제 2 절연막이 차례로 형성된다. 그리고, 상기 제 2 절연막이 식각되어, 상기 게이트 전극층의 양측벽에 제 1 스페이스가 형성된다. 제 1 차 고농도 불순물 이온 주입이 수행된다. 상기 제 1 스페이서 및 제 2 절연막이 차례로 식각되어, 제 2 스페이서가 상기 게이트 전극층의 양측벽에 형성된다. 제 2 차 고농도 불순물 이온 주입이 수행된다. 열처리 공정을 통해 상기 제 1 차 주입된 이온이 콘택 형성 부위의 반도체 기판내에 고농도 깊은 접합영역을 형성하고, 상기 2 차 주입된 이온은 반도체 기판내에 고농도 얕은 접합영역을 형성한다. 이와같은 반도체 장치 및 그의 제조방법에 의해서, 이중 스페이서를 사용하여, 채널 영역에 인접한 고농도 불순물층을 얕은 접합으로 형성할 수 있고, 따라서 숏 채널 효과를 방지할 수 있다. 또한, 콘택 형성 부위에 고농도 깊은 접합영역을 형성할 수 있고, 따라서 콘택 전극 형성시 고농도 접합영역의 과식각으로 발생되는 누설 전류와 콘택 저항의 증가를 방지할 수 있다.
-
公开(公告)号：KR100097168B1
公开(公告)日：1996-03-19
申请号：KR1019920003486
申请日：1992-03-03
Applicant: 삼성전자주식회사
IPC: H01L27/108
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.027 seconds)
