Abstract:
Disclosed is a display method for display device. The present invention comprises the steps of: displaying an interaction screen including at least one object; sensing the touch operation on the interaction screen; and changing the display state of the interaction screen to represent a physical action applied to at least one object by the touch operation if the touch operation is detected. Thus, the satisfaction of users for the interaction screen can be improved. [Reference numerals] (110) Display unit;(120) Sensing unit;(131-1) First interface;(131-2) Secondinterface;(131-3) Third interface;(131-4) Fourth intrface;(131-n) nth interface;(132) Network interface;(133) System memory;(134) Main PC;(135) Video processor;(136) Audio processor;(137) Graphic processing unit;(137-1) Rendering unit;(137-2) Calculation unit;(140) Storage unit;(150) Speaker;(160) Button
Abstract:
A packet processor which extracts a packet header field, word-aligns the extracted packet header field, and stores the aligned data in an external memory, for a main processor which processes packets received through a packet communication network. The packet processor includes: a serial-to-parallel converter for converting a packet in a bit stream, which is received via the packet communication network, into a word data, the word data being in a word unit(s) which includes at least one byte; a queue for temporarily storing the converted word data; and a computation part for selecting, among the word data stored in the queue, a word data that corresponds to the packet header, performing bit operations with the selected word data to extract a field therefrom, and expanding the extracted field into word alignment and providing it to the main processor. Computational requirements for the main processor to do bit operations for packet header processing are reduced, and therefore, packet processing efficiency can be improved.
Abstract:
본 발명은 하드웨어적으로 데이터를 처리하는 직접 메모리 억세스 장치에 관한 것이다. 종래의 직접 메모리 억세스 장치는 소스에서 읽은 데이터를 그대로 데스티네이션으로 복사하는 역할만을 한다. 그러나 칼라 영상 데이터를 다루는 영상 처리 시스템과 같이, 모듈들이 서로 다른 데이터 형태를 사용할 경우 직접 메모리 억세스 장치로 데이터를 옮기기 전후에 데이터 형태를 변환하는 작업을 해야 하는데, 이것을 종래에는 소프트웨어적으로 처리하기 때문에 하드웨어로 구현하는 것에 비해 복잡하며, 데이터 처리 속도도 늦어진다. 본 발명의 직접 메모리 억세스 장치는 환경 설정부와 번지 생성부를 포함하는 데이터 변환부를 구비하여 전단의 모듈로부터 수신한 데이터의 정렬 및 변환 연산을 하드웨어적으로 처리함으로써 모듈들이 서로 다른 데이터 형태를 사용하는 시스템의 데이터 처리 속도가 향상된다.
Abstract:
본 발명의 일 실시예에 따라 패킷 통신망을 통해 수신된 패킷 처리를 수행하는 메인프로세서에 제공하기 위해 패킷 헤더 필드를 추출하고 정렬하여 외부메모리에 저장하는 패킷프로세서에 있어서, 패킷 통신망을 통해 비트 스트림 형태로 수신된 패킷을 적어도 하나의 바이트로 이루어진 워드 단위의 워드 데이터로 병렬 변환하는 직렬/병렬변환부, 변환된 워드 데이터를 임시 저장하는 큐 및 큐에 저장된 워드 데이터 중 패킷 헤더에 대응하는 워드 데이터를 선택하고, 선택된 워드 데이터에 대한 비트 연산을 수행하여 워드 데이터 내의 필드를 추출하고, 추출된 필드를 워드 단위로 확장하여 메인프로세서에 제공하는 연산부를 포함하는 것을 특징으로 하는 메인프로세서를 위해 패킷 헤더 필드를 추출하고 정렬하는 패킷프로세서를 제공한다. 따라서, 메인 프로세서의 패킷 헤더 처리를 위한 비트 연산 부담을 줄이고 패킷 처리 효율을 향상시킬 수 있다.
Abstract:
PURPOSE: A device for channelizing signals in a mobile communication terminal system is provided to process an IF(Intermediate Frequency) band signal by a digital method, so as to simply form an analog element to perform a low-power consume. CONSTITUTION: In a receiver(220), an A/D converter is located in a fore most terminal, and converts multi carrier waves which are band filtered into digital signals. In a transmitter, a D/A converter is located in a rearmost of a signal processing terminal, and converts digital signals from a modem(260) into analog signals. A channelizing structure samples signals of a 5MHZ bandwidth to convert the signals into digital signals, and multiplies NCO(Numerically-Controlled Oscillator) output signals corresponding to each carrier frequency by the converted digital signals, to lower the multiplied signals to a baseband. The signals of the lowered baseband are separated from adjacent channel signals through an LPF(Low Pass Filter) and a digital filter, and are transmitted to the modem(260) to perform corresponding signal processes.
Abstract:
CABAC 복호기에서 복수의 이진 값들을 파이프라인 방식에 의하여 복호화하기 위한 방법 및 이를 위한 복호화 장치가 개시된다. 본 발명에 따른 복수의 이진 값들의 파이프라인 방식에 의한 복호화 장치는, 하나의 이진 값을 복호화함에 필요한 제1 컨텍스트 모델을 메모리에서 읽어오는 컨텍스트 모델 로딩부, 제1 컨텍스트 모델을 이용하여 하나의 이진 값을 복호화함과 동시에 파이프라인 상의 다음 이진 값을 복호화함에 필요한 제2 컨텍스트 모델과 제1 컨텍스트 모델이 동일한 것인지를 판단하는 복호화 및 컨텍스트 모델 동일 판단부, 및 제2 컨텍스트 모델과 제1 컨텍스트 모델이 동일한 것인 경우, 파이프라인 상의 다음 이진 값을 파이프라인 상의 현재의 이진 값으로 하여 복호화 및 컨텍스트 모델 동일 판단부를 동작하도록 하며, 제2 컨텍스트 모델과 제1 컨텍스트 모델이 동일한 것이 아닌 경우, 파이프라인 상의 다음 이진 값을 파이프라인 상의 현재의 이진 값으로 하여 컨텍스트 모델 로딩부를 동작하도록 하는 파이프라인 제어부를 포함하며, 여러 가지 스톨(stall)들을 방지하는 기법들을 채용하여 파이프라인 동작이 원활하게 되어 전체 복호화에 필요한 사이클 수가 감소되고 복호화 시간이 단축된다.
Abstract:
동일한 부분곱 계산 모듈을 포함하여 다양한 곱셈 연산을 수행할 수 있는 다중 곱셈기가 개시된다. 본 발명에 의한 다중 곱셈기는 승수 및 피승수 추출부, 곱셈 연산부 및 결과 형성부를 포함한다. 승수 및 피승수 추출부는 피승수를 k(k는 양의 우수) 개의 부분 피승수들로 분할하고, 승수를 l 개의 부분 승수들로 분할하며, 부분 피승수들 각각 및 부분 승수들의 각각을 조합하여 k 개의 부분 입력쌍을 생성한다. 또한, 곱셈 연산부는 k 개의 부분 입력쌍 각각을 수신하여 부분 캐리 및 부분곱을 출력하기 위한 k 개의 동일한 부분곱 계산 모듈들을 포함하며, 결과 형성부는 k 개의 부분 캐리 및 k 개의 부분곱을 조합하여 실행 코드에 의하여 요구되는 곱셈 연산의 결과를 출력한다. 본 발명에 의하여 동일한 부분곱 계산 모듈을 이용하여 상이한 곱셈을 연산할 수 있으며, 다중 곱셈기가 반도체 장치로 구현될 경우 면적이 현저히 감소된다.