이미지 처리 방법 및 장치

    公开(公告)号:KR101579112B1

    公开(公告)日:2016-01-04

    申请号:KR1020140057950

    申请日:2014-05-14

    Abstract: 현재프레임에대한적어도하나의스텐실마스크영역을획득하고, 스텐실마스크영역에서스텐실마스크영역의중심지점에서방사형으로퍼지는벡터값을가지는제1 속도장을획득하고, 제1 속도장에기초하여스텐실마스크영역에대한최종속도장을획득하고, 획득된최종속도장에기초하여스텐실마스크영역에포함된각 픽셀값을결정하고, 결정된픽셀값에따라현재프레임을표시하는이미지처리방법이개시된다.

    디지털 방송 수신기의 채널 전환 방법 및 그 장치
    2.
    发明授权
    디지털 방송 수신기의 채널 전환 방법 및 그 장치 失效
    数字广播接收机中频道改变的方法和装置

    公开(公告)号:KR101344485B1

    公开(公告)日:2013-12-24

    申请号:KR1020070068801

    申请日:2007-07-09

    CPC classification number: H04N21/4331 H04N21/4263 H04N21/4384

    Abstract: 본발명은디지털방송수신기의채널전환에따른지연시간을줄이기위한방법및 그장치에관한것으로, 디지털방송수신장치의채널전환방법에있어서, 기설정된스케줄에기초하여, 현재채널을제외한적어도하나의채널들의방송데이터를시분할방식으로수신하고, 수신된방송데이터를저장하여, 채널전환을위한제어신호가입력되면, 저장된방송데이터를이용하여제어신호에대응하는전환채널의방송컨텐츠를디스플레이장치로출력함으로써, 사용자의채널전환요청에곧바로대응함으로써채널전환을위한준비작업으로인하여사용자가지연을느끼지않도록한다.

    디스플레이 장치 및 그 디스플레이 방법
    3.
    发明公开
    디스플레이 장치 및 그 디스플레이 방법 审中-实审
    显示装置及其方法

    公开(公告)号:KR1020130129117A

    公开(公告)日:2013-11-27

    申请号:KR1020130053915

    申请日:2013-05-13

    Abstract: Disclosed is a display method for display device. The present invention comprises the steps of: displaying an interaction screen including at least one object; sensing the touch operation on the interaction screen; and changing the display state of the interaction screen to represent a physical action applied to at least one object by the touch operation if the touch operation is detected. Thus, the satisfaction of users for the interaction screen can be improved. [Reference numerals] (110) Display unit;(120) Sensing unit;(131-1) First interface;(131-2) Secondinterface;(131-3) Third interface;(131-4) Fourth intrface;(131-n) nth interface;(132) Network interface;(133) System memory;(134) Main PC;(135) Video processor;(136) Audio processor;(137) Graphic processing unit;(137-1) Rendering unit;(137-2) Calculation unit;(140) Storage unit;(150) Speaker;(160) Button

    Abstract translation: 公开了一种显示装置的显示方法。 本发明包括以下步骤:显示包括至少一个对象的交互屏幕; 感测交互屏幕上的触摸操作; 以及如果检测到所述触摸操作,则改变所述交互屏幕的显示状态以表示通过所述触摸操作应用于至少一个对象的物理动作。 因此,可以提高用户对交互屏幕的满意度。 (110)显示单元;(120)感测单元;(131-1)第一接口;(131-2)第二接口;(131-3)第三接口;(131-4)第四接口;(131-4) (132)网络接口;(133)系统存储器;(134)主PC;(135)视频处理器;(136)音频处理器;(137)图形处理单元;(137-1)渲染单元; (137-2)计算单位;(140)存储单元;(150)扬声器;(160)按钮

    메인프로세서의 패킷 헤더 처리 효율 향상을 위해 패킷헤더 필더를 추출해 정렬하는 패킷프로세서,버퍼메모리제어장치 및 그 방법
    4.
    发明授权
    메인프로세서의 패킷 헤더 처리 효율 향상을 위해 패킷헤더 필더를 추출해 정렬하는 패킷프로세서,버퍼메모리제어장치 및 그 방법 有权
    分组处理器和缓冲存储器控制器,用于提取和对齐分组报头字段,以提高主处理器的分组报头处理效率及其方法

    公开(公告)号:KR100512980B1

    公开(公告)日:2005-09-07

    申请号:KR1020030081170

    申请日:2003-11-17

    Inventor: 정진우 박인철

    CPC classification number: H04L69/12 H04L7/042 H04L69/22

    Abstract: A packet processor which extracts a packet header field, word-aligns the extracted packet header field, and stores the aligned data in an external memory, for a main processor which processes packets received through a packet communication network. The packet processor includes: a serial-to-parallel converter for converting a packet in a bit stream, which is received via the packet communication network, into a word data, the word data being in a word unit(s) which includes at least one byte; a queue for temporarily storing the converted word data; and a computation part for selecting, among the word data stored in the queue, a word data that corresponds to the packet header, performing bit operations with the selected word data to extract a field therefrom, and expanding the extracted field into word alignment and providing it to the main processor. Computational requirements for the main processor to do bit operations for packet header processing are reduced, and therefore, packet processing efficiency can be improved.

    하드웨어적으로 데이터를 처리하는 직접 메모리 억세스 장치
    5.
    发明公开
    하드웨어적으로 데이터를 처리하는 직접 메모리 억세스 장치 无效
    用于使用硬件处理数据的直接存储器访问设备

    公开(公告)号:KR1020050073178A

    公开(公告)日:2005-07-13

    申请号:KR1020040001412

    申请日:2004-01-09

    Abstract: 본 발명은 하드웨어적으로 데이터를 처리하는 직접 메모리 억세스 장치에 관한 것이다.
    종래의 직접 메모리 억세스 장치는 소스에서 읽은 데이터를 그대로 데스티네이션으로 복사하는 역할만을 한다. 그러나 칼라 영상 데이터를 다루는 영상 처리 시스템과 같이, 모듈들이 서로 다른 데이터 형태를 사용할 경우 직접 메모리 억세스 장치로 데이터를 옮기기 전후에 데이터 형태를 변환하는 작업을 해야 하는데, 이것을 종래에는 소프트웨어적으로 처리하기 때문에 하드웨어로 구현하는 것에 비해 복잡하며, 데이터 처리 속도도 늦어진다.
    본 발명의 직접 메모리 억세스 장치는 환경 설정부와 번지 생성부를 포함하는 데이터 변환부를 구비하여 전단의 모듈로부터 수신한 데이터의 정렬 및 변환 연산을 하드웨어적으로 처리함으로써 모듈들이 서로 다른 데이터 형태를 사용하는 시스템의 데이터 처리 속도가 향상된다.

    메인프로세서의 패킷 헤더 처리 효율 향상을 위해 패킷헤더 필더를 추출해 정렬하는 패킷프로세서,버퍼메모리제어장치 및 그 방법
    6.
    发明公开
    메인프로세서의 패킷 헤더 처리 효율 향상을 위해 패킷헤더 필더를 추출해 정렬하는 패킷프로세서,버퍼메모리제어장치 및 그 방법 有权
    分组处理器和缓冲存储器控制器,用于提取和对齐分组头部字段,以提高主处理器的分组头处理的效率及其方法

    公开(公告)号:KR1020050047353A

    公开(公告)日:2005-05-20

    申请号:KR1020030081170

    申请日:2003-11-17

    Inventor: 정진우 박인철

    CPC classification number: H04L69/12 H04L7/042 H04L69/22

    Abstract: 본 발명의 일 실시예에 따라 패킷 통신망을 통해 수신된 패킷 처리를 수행하는 메인프로세서에 제공하기 위해 패킷 헤더 필드를 추출하고 정렬하여 외부메모리에 저장하는 패킷프로세서에 있어서, 패킷 통신망을 통해 비트 스트림 형태로 수신된 패킷을 적어도 하나의 바이트로 이루어진 워드 단위의 워드 데이터로 병렬 변환하는 직렬/병렬변환부, 변환된 워드 데이터를 임시 저장하는 큐 및 큐에 저장된 워드 데이터 중 패킷 헤더에 대응하는 워드 데이터를 선택하고, 선택된 워드 데이터에 대한 비트 연산을 수행하여 워드 데이터 내의 필드를 추출하고, 추출된 필드를 워드 단위로 확장하여 메인프로세서에 제공하는 연산부를 포함하는 것을 특징으로 하는 메인프로세서를 위해 패킷 헤더 필드를 추출하고 정렬하는 패킷프로세서를 제공한다. 따라서, 메인 프로세서의 패킷 헤더 처리를 위한 비트 연산 부담을 줄이고 패킷 처리 효율을 향상시킬 수 있다.

    이동통신단말시스템의 채널라이징 장치 및 그 방법
    7.
    发明授权
    이동통신단말시스템의 채널라이징 장치 및 그 방법 失效
    CDMA移动通信终端设备的数字通道设备及方法

    公开(公告)号:KR100309372B1

    公开(公告)日:2001-11-01

    申请号:KR1019990027280

    申请日:1999-07-07

    Abstract: 본발명은이동통신단말시스템의다중반송주파수신호신호처리장치및 그방법에관한것으로, 특히, 이동통신단말시스템에서수신된다중반송주파수수신호의일정대역신호로부터원하는채널의신호를분리해내고모뎀으로부터받은신호를상기일정대역으로올린후 아날로그신호로바꿔주기위한채널라이징장치및 그방법에관한것이다. 이러한본 발명은, 일정대역이여파된다중반송주파수신호를샘플링하여디지털신호로변환하고, 상기변환된디지털신호에서로다른위상차를갖는주파수신호각각을혼합한후, 상기주파수신호의혼합결과로서출력된각각의신호로부터인접채널의신호를분리하여출력하는장치및 방법을특징으로한다.

    이동통신단말시스템의 채널라이징 장치 및 그 방법
    8.
    发明公开
    이동통신단말시스템의 채널라이징 장치 및 그 방법 失效
    移动通信终端系统信道通道的装置和方法

    公开(公告)号:KR1020010009103A

    公开(公告)日:2001-02-05

    申请号:KR1019990027280

    申请日:1999-07-07

    CPC classification number: H04B1/406 H04B1/707 H04B2201/70719 Y02D70/00

    Abstract: PURPOSE: A device for channelizing signals in a mobile communication terminal system is provided to process an IF(Intermediate Frequency) band signal by a digital method, so as to simply form an analog element to perform a low-power consume. CONSTITUTION: In a receiver(220), an A/D converter is located in a fore most terminal, and converts multi carrier waves which are band filtered into digital signals. In a transmitter, a D/A converter is located in a rearmost of a signal processing terminal, and converts digital signals from a modem(260) into analog signals. A channelizing structure samples signals of a 5MHZ bandwidth to convert the signals into digital signals, and multiplies NCO(Numerically-Controlled Oscillator) output signals corresponding to each carrier frequency by the converted digital signals, to lower the multiplied signals to a baseband. The signals of the lowered baseband are separated from adjacent channel signals through an LPF(Low Pass Filter) and a digital filter, and are transmitted to the modem(260) to perform corresponding signal processes.

    Abstract translation: 目的:提供一种用于在移动通信终端系统中信道化信号的装置,以通过数字方式处理IF(中频)频带信号,以简单地形成模拟元件来执行低功耗。 构成:在接收机(220)中,A / D转换器位于最前端,并将被频带滤波的多载波转换为数字信号。 在发射机中,D / A转换器位于信号处理终端的最后端,并将来自调制解调器(260)的数字信号转换为模拟信号。 通道化结构采样5MHZ带宽的信号将信号转换为数字信号,并将与每个载波频率相对应的NCO(数控振荡器)输出信号乘以转换后的数字信号,将乘法信号降低为基带。 降低基带的信号通过LPF(低通滤波器)和数字滤波器与相邻信道信号分离,并被发送到调制解调器(260)以执行相应的信号处理。

    CABAC 복호기에서 복수의 이진 값들을 파이프라인방식에 의하여 복호화하는 방법 및 이를 위한 복호화 장치
    9.
    发明授权
    CABAC 복호기에서 복수의 이진 값들을 파이프라인방식에 의하여 복호화하는 방법 및 이를 위한 복호화 장치 有权
    一种通过流水线方法在CABAC解码器中对多个二进制值进行解码的方法及其解码设备

    公开(公告)号:KR100717055B1

    公开(公告)日:2007-05-10

    申请号:KR1020050110901

    申请日:2005-11-18

    Inventor: 박인철 이용석

    Abstract: CABAC 복호기에서 복수의 이진 값들을 파이프라인 방식에 의하여 복호화하기 위한 방법 및 이를 위한 복호화 장치가 개시된다. 본 발명에 따른 복수의 이진 값들의 파이프라인 방식에 의한 복호화 장치는, 하나의 이진 값을 복호화함에 필요한 제1 컨텍스트 모델을 메모리에서 읽어오는 컨텍스트 모델 로딩부, 제1 컨텍스트 모델을 이용하여 하나의 이진 값을 복호화함과 동시에 파이프라인 상의 다음 이진 값을 복호화함에 필요한 제2 컨텍스트 모델과 제1 컨텍스트 모델이 동일한 것인지를 판단하는 복호화 및 컨텍스트 모델 동일 판단부, 및 제2 컨텍스트 모델과 제1 컨텍스트 모델이 동일한 것인 경우, 파이프라인 상의 다음 이진 값을 파이프라인 상의 현재의 이진 값으로 하여 복호화 및 컨텍스트 모델 동일 판단부를 동작하도록 하며, 제2 컨텍스트 모델과 제1 컨텍스트 모델이 동일한 것이 아닌 경우, 파이프라인 상의 다음 이진 값을 파이프라인 상의 현재의 이진 값으로 하여 컨텍스트 모델 로딩부를 동작하도록 하는 파이프라인 제어부를 포함하며, 여러 가지 스톨(stall)들을 방지하는 기법들을 채용하여 파이프라인 동작이 원활하게 되어 전체 복호화에 필요한 사이클 수가 감소되고 복호화 시간이 단축된다.

    Abstract translation: 公开了一种用于通过流水线方法在CABAC解码器中对多个二进制值进行解码的方法及其解码设备。 根据本发明的用于解码多个二进制值的设备包括:上下文模型加载单元,用于从存储器读取解码一个二进制值所需的第一上下文模型, 并且确定对流水线上的下一个二进制值进行解码所需的第二上下文模型和第一上下文模型是否相同,以及第二上下文模型和第一上下文模型 如果是同样的事情,如果与在管道和操作的相同的部件的当前二进制值的管道下面的二进制值确定解码和上下文模型和第二上下文模型,所述第一上下文模型是不相同的,在该管道 下一个二进制值是流水线上的当前二进制值 它包括用于加载用于操作的文本模型份流水线控制单元,并通过采用避免了多次的档位(失速)技术是平滑的流水线操作减少为完全解码所必须的周期数,缩短了解码时间。

    복수 개의 동일한 부분곱 계산 모듈을 포함하는 다중곱셈기 및 다중 곱셈 방법
    10.
    发明授权
    복수 개의 동일한 부분곱 계산 모듈을 포함하는 다중곱셈기 및 다중 곱셈 방법 失效
    用于多次乘法的装置和方法,包括多个相同的部分乘法模块

    公开(公告)号:KR100580255B1

    公开(公告)日:2006-05-16

    申请号:KR1020040004449

    申请日:2004-01-20

    Abstract: 동일한 부분곱 계산 모듈을 포함하여 다양한 곱셈 연산을 수행할 수 있는 다중 곱셈기가 개시된다. 본 발명에 의한 다중 곱셈기는 승수 및 피승수 추출부, 곱셈 연산부 및 결과 형성부를 포함한다. 승수 및 피승수 추출부는 피승수를 k(k는 양의 우수) 개의 부분 피승수들로 분할하고, 승수를 l 개의 부분 승수들로 분할하며, 부분 피승수들 각각 및 부분 승수들의 각각을 조합하여 k 개의 부분 입력쌍을 생성한다. 또한, 곱셈 연산부는 k 개의 부분 입력쌍 각각을 수신하여 부분 캐리 및 부분곱을 출력하기 위한 k 개의 동일한 부분곱 계산 모듈들을 포함하며, 결과 형성부는 k 개의 부분 캐리 및 k 개의 부분곱을 조합하여 실행 코드에 의하여 요구되는 곱셈 연산의 결과를 출력한다. 본 발명에 의하여 동일한 부분곱 계산 모듈을 이용하여 상이한 곱셈을 연산할 수 있으며, 다중 곱셈기가 반도체 장치로 구현될 경우 면적이 현저히 감소된다.

Patent Agency Ranking