-
1.发明公开재생 설정 정보를 포함하는 이동식 기록매체, 이동식기록매체에 기록된 재생 설정 정보를 이용하여 콘텐츠를재생하는 장치 및 방법 无效包含生殖设置信息和内容再现装置的移动记录介质和使用生成设置信息再现内容的方法
公开(公告)号：KR1020090001605A
公开(公告)日：2009-01-09
申请号：KR1020070043031
申请日：2007-05-03
Applicant: 삼성전자주식회사
IPC: G06Q50/00
CPC classification number: G11B27/322
Abstract: An apparatus and a method for resurrecting contents by using regenerating setting information are provided to reproduce the contents in the playback circumstance in which user wants, even if the playback circumstance is not set to a content reproducing apparatus whenever a user reproduces the contents recorded in the transportable recording medium. A method for resurrecting the contents comprises: a step(S510) of reading one or more regenerating setting information and contents from a transportable recording medium; a step(S520) of construing the read-out regenerating setting information; a step(S530) of setting up the playback circumstance of the content reproducing apparatus reproduced the contents recorded in the transportable recording medium based on the regenerating setting information; and a step(S540) for reproducing one or more contents based on the playback circumstance set up.
Abstract translation: 提供一种用于通过使用再生设置信息来复原内容的装置和方法，以便再现用户想要的重放环境中的内容，即使当用户再现记录在内容中的内容时，再现环境未被设置为内容再现设备 可移动记录介质。 复原内容的方法包括：从可移动记录介质读取一个或多个再生设置信息和内容的步骤（S510）; 解读所述读出再生设定信息的步骤（S520） 基于再生设置信息，设置内容再现设备的重放环境的步骤（S530），再现记录在可移动记录介质中的内容; 以及用于基于重放环境设置再现一个或多个内容的步骤（S540）。
-
公开(公告)号：KR1020050114890A
公开(公告)日：2005-12-07
申请号：KR1020040039984
申请日：2004-06-02
Applicant: 삼성전자주식회사
IPC: G06F13/20
CPC classification number: G06F13/405 , Y02D10/14 , Y02D10/151
Abstract: The present invention relates to a bridge for interfacing buses within an embedded system. There is provided a method of interfacing a first bus and a second bus operating at different speeds, the method includes counting a match value assigned to a predetermined peripheral device among peripheral devices connected to the second bus for each cycle of a clock signal received from the first bus, and keeping a read state or a write state for the predetermined peripheral device by continuously outputting a read signal or a write signal for the predetermined peripheral device to the second bus, during the counting of the match value. According to the present invention, it is not necessary to operate depending on a peripheral device operating at the lowest speed among peripheral devices, and not necessary to add wrappers to the peripheral devices, by employing the AHB-to-ISA bridge variably adjusting the output times of output signals to an ISA bus.
-
公开(公告)号：KR101086401B1
公开(公告)日：2011-11-25
申请号：KR1020040039984
申请日：2004-06-02
Applicant: 삼성전자주식회사
IPC: G06F13/20
CPC classification number: G06F13/405 , Y02D10/14 , Y02D10/151
Abstract: 본 발명은 임베디드 시스템 내의 버스들을 인터페이싱하는 브리지에 관한 것으로, 본 발명에 따른, 서로 다른 속도로 동작하는 제 1 버스와 제 2 버스를 인터페이싱하는 방법은 제 1 버스로부터 입력받은 클록 신호의 한 사이클마다 제 2 버스에 연결된 주변 장치들 중, 소정의 주변 장치에 할당된 매치 값을 카운트하는 단계; 및 카운트되는 동안, 제 2 버스로 소정의 주변 장치에 대한 읽기 신호 또는 쓰기 신호를 지속적으로 출력함으로써 소정의 주변 장치에 대한 읽기 또는 쓰기 상태를 유지하는 단계를 포함하며, ISA 버스로의 출력 신호들의 출력 시간을 가변적으로 조절하는 AHB-to-ISA 브리지를 적용함으로써 주변 장치들 중 가장 낮은 속도로 동작하는 주변 장치에 맞추어서 동작하여야 한다거나, 모든 주변 장치들에 부가적으로 랩퍼를 부착하여야 한다는 문제점을 해결하였다.
-
公开(公告)号：KR100708128B1
公开(公告)日：2007-04-17
申请号：KR1020050036528
申请日：2005-04-30
Applicant: 삼성전자주식회사
CPC classification number: G06F13/28 , G06F9/4403
Abstract: 본 발명은 직접 메모리 액세스(DMA; Direct Memory Access) 방식을 이용하여 낸드 플래시 메모리와 중앙 처리 장치간의 데이터 전송을 제어하기 위한 장치 및 방법에 관한 것으로서, 중앙 처리 장치로부터의 동작 명령 등의 정보를 저장하기 위한 레지스터, 시스템 초기화를 위한 부트 코드를 저장하기 위한 부트 메모리, 낸드 플래시 메모리내의 데이터를 중앙 처리 장치를 통하지 않고, 메인 메모리로 전송하기 위한 DMA(Direct Memory Access) 제어기 및 낸드 플래시 메모리 제어 장치를 제어하기 위한 스테이트 머신을 포함하는 장치 및 이에 상응하는 방법이 제공되며, 그 결과 데이터 전송 속도가 상승하고, 칩 크기가 감소되며, 그리고 부팅 소요 시간이 감소된다.
-
公开(公告)号：KR1020040005026A
公开(公告)日：2004-01-16
申请号：KR1020020039298
申请日：2002-07-08
Applicant: 삼성전자주식회사
Inventor： 박향숙
IPC: G11C16/00
Abstract: PURPOSE: A NAND type flash memory controller and a method for controlling a clock used in the controller are provided to reduce power consumption in the controller by controlling a clock signal inputted to the controller in a NAND type flash memory. CONSTITUTION: A host interface part(410) outputs a clock selection signal by transmitting and receiving a control signal and data through a host(450) and detecting a response signal indicating that an operation in a flash memory(440) is completed. A flash interface part(420) generates a control signal performing transmission and receiving with the flash memory and exchanges data from the above host interface part. And a clock control part controls a clock inputted to the flash interface part by receiving the clock selection signal.
Abstract translation: 目的：提供NAND型闪存控制器和用于控制控制器中使用的时钟的方法，以通过控制在NAND型闪存中输入到控制器的时钟信号来减少控制器中的功耗。 构成：主机接口部分（410）通过通过主机（450）发送和接收控制信号和数据并检测指示闪存（440）中的操作完成的响应信号来输出时钟选择信号。 闪存接口部分（420）产生控制信号，该控制信号执行与闪存的传输和接收，并从上述主机接口部分交换数据。 并且时钟控制部分通过接收时钟选择信号来控制输入到闪存接口部分的时钟。
-
Patent Agency Ranking
公开(公告)号：KR101354152B1
公开(公告)日：2014-01-27
申请号：KR1020060129661
申请日：2006-12-18
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F2212/7205
Abstract: 본 발명은 비휘발성 데이터 저장장치에 구비된 가상 파일 시스템(virtual file system)에서, 예비 단계(preparation phase)를 설정하여 가상 파일 시스템의 작업 스케줄의 복잡도를 감소시키고 효율적인 인터리빙이 가능하게 하는 스케줄링 방법으로서, 데이터 관리를 위한 복수의 메타데이터 작업이 수행되는 구간인 예비 단계를 설정하는 단계와 설정된 예비 단계에서 복수의 메타데이터 작업의 수행이 종료되면 데이터의 입출력 작업을 수행하는 단계를 포함함으로써, 가상 파일 시스템의 스케줄링 구조를 단순화하여 코드 크기, 리소스 사용량을 감소시키고, 정확한 인터리빙 수행에 의해 대용량의 버퍼가 없어도 호스트와 저장장치 간의 원활한 데이터 전송이 가능하게 한다.
-
公开(公告)号：KR100878527B1
公开(公告)日：2009-01-13
申请号：KR1020020039298
申请日：2002-07-08
Applicant: 삼성전자주식회사
Inventor： 박향숙
IPC: G11C16/00
Abstract: 본 발명은 NAND 형의 플래쉬 메모리 제어기(flash memory controller)에 관한 것으로, 플래쉬 메모리 제어기(flash memory controller)에 입력되는 클럭신호를 조절하여 소비전력을 줄인 NAND 형 플래쉬 메모리 제어기 및 제어방법에 관한 것이다. 본 발명의 플래쉬 메모리 제어기(flash memory controller)는 호스트 인터페이스부, 플래쉬 인터페이스부 및 클럭제어부로 구성되어 있으며, 플래쉬 메모리(flash memory)가 일정한 명령을 수행하고 있는 동안에는 그 명령의 수행이 완료되었는가를 체크하여 플래쉬 메모리 제어기(flash memory controller)의 최소 동작에 필요한 부분에만 클럭을 공급하도록 한다. 본 발명에서 제공하는 방법 및 장치를 사용하면 NAND 형 플래쉬 메모리(flash memory)에서 저장과 삭제 동작에서의 전력소비를 감소시키는 효과가 있다. 특히 NAND 형 플래쉬 메모리(flash memory)의 기본단위(page)가 커짐에 따라서 더욱 효과적이다.
-
公开(公告)号：KR1020080105390A
公开(公告)日：2008-12-04
申请号：KR1020070052920
申请日：2007-05-30
Applicant: 삼성전자주식회사
CPC classification number: G06F13/28 , G06F3/0601 , G06F2003/0692
Abstract: A method and an apparatus for controlling commands used in a flash memory are provided to process commands for recording and writing on the flash memory through a DMA controller part, thereby improving the performance of a system. A method for controlling flash memory commands comprises the following steps of: receiving information about one or more commands stored at present in a system memory(210); receiving a command which the information received from the system memory shows(220); and generating an interrupt signal which informs that all of the commands are received(250).
Abstract translation: 提供了一种用于控制闪速存储器中使用的命令的方法和装置，用于通过DMA控制器部件处理用于在闪速存储器上记录和写入的命令，从而提高系统的性能。 一种用于控制闪速存储器命令的方法包括以下步骤：接收关于当前存储在系统存储器（210）中的一个或多个命令的信息; 接收从系统存储器接收到的信息的命令（220）; 并产生通知所有命令被接收的中断信号（250）。
-
公开(公告)号：KR1020080056584A
公开(公告)日：2008-06-23
申请号：KR1020060129661
申请日：2006-12-18
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F2212/7205
Abstract: A method and a device for scheduling commands of a virtual file system installed in a non-volatile data storage device are provided to reduce complexity and perform interleaving efficiently in the virtual file system by setting a schedule preparation phase in the virtual file system. An execution time calculator(1110) calculates an execution time for preparing a data I/O(Input/Output) command by each unit managed by a virtual file system. A first controller(1120) performs a plurality of metadata commands for managing data by setting a preparation phase according to the longest execution time among the calculated execution time. A second controller(1130) performs the data I/O commands at once after the set preparation phase. The first controller includes an idle time calculator(1121) calculating an idle time by subtracting the calculated preparation execution time of each management unit from the set preparation phase execution time and an additional processor(1122) performing the metadata command of the next preparation phase in the calculated idle time by each management unit.
Abstract translation: 提供了一种用于调度安装在非易失性数据存储设备中的虚拟文件系统的命令的方法和装置，以通过在虚拟文件系统中设置调度准备阶段来降低复杂度并且在虚拟文件系统中有效地执行交织。 执行时间计算器（1110）由虚拟文件系统管理的每个单元计算用于准备数据I / O（输入/输出）命令的执行时间。 第一控制器（1120）通过根据计算出的执行时间中的最长执行时间设置准备阶段来执行用于管理数据的多个元数据命令。 第二控制器（1130）在设置准备阶段之后立即执行数据I / O命令。 第一控制器包括空闲时间计算器（1121），从设定准备阶段执行时间减去每个管理单元的计算准备执行时间，以及执行下一个准备阶段的元数据命令的附加处理器（1122），计算空闲时间 每个管理单位计算的空闲时间。
-
公开(公告)号：KR100754226B1
公开(公告)日：2007-09-03
申请号：KR1020060079527
申请日：2006-08-22
Applicant: 삼성전자주식회사
CPC classification number: G11C16/102 , G11C2216/14 , G11C7/1096 , G11C16/14
Abstract: A method for programming a non-volatile data storage device and an apparatus thereof are provided to perform a write operation at high speed by using a plurality of page buffers comprised in the non-volatile data storage device. An apparatus for programming a non-volatile data storage device comprising a plurality of page buffers(440,450) includes a control command part(420) transferring a command to program data in a memory cell array(430) comprised in the non-volatile data storage device through one of the page buffers, and an input/output control part(410) controlling a setup operation of loading data through another page buffer instead of the selected page buffer while the programming is performed.
Abstract translation: 提供了一种非易失性数据存储装置及其装置的编程方法，通过使用包含在非易失性数据存储装置中的多个页缓冲器来高速执行写操作。 一种用于对包括多个页面缓冲器（440,450）的非易失性数据存储设备进行编程的装置包括：控制命令部分（420），将命令传送到包含在非易失性数据存储器中的存储单元阵列（430）中的程序数据 设备通过页缓冲器之一，以及输入/输出控制部分（410），其控制在执行编程时通过另一页缓冲器而不是所选页缓冲器加载数据的设置操作。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.052 seconds)
