公开(公告)号：KR1020040043058A

公开(公告)日：2004-05-22

申请号：KR1020020071061

申请日：2002-11-15

Applicant: 삼성전자주식회사

Inventor： 박동욱 ,  배도현

IPC: H03M13/41

CPC classification number: H03M13/4107 ,  H03M13/6502

Abstract: PURPOSE: An apparatus for operating an add compare select of Viterbi decoder is provided to reduce the memory area by reducing the number of gate in the memory. CONSTITUTION: An apparatus for operating an add compare select of Viterbi decoder includes at least one memory(812,814), a controller(816) and a plurality of add compare select(ACS) operation blocks(802,804,806). The memories(812,814) store the data calculated at the ACS operation blocks(802,804,806). The controller(816) performs the command to read the data stored at the memory(812,814) in response to the calculated period and to record the ACS operated data by calculating the period of the inputted predetermined clock signal. And, ACS operation blocks(802,804,806) perform the ACS operation for the read data.

Abstract translation: 目的：提供一种用于操作维特比解码器的添加比较选择的装置，以通过减少存储器中的门数来减少存储区域。 构成：用于操作维特比解码器的添加比较选择的装置包括至少一个存储器（812,814），控制器（816）和多个添加比较选择（ACS）操作块（802,804,806）。 存储器（812,814）存储在ACS操作块（802,804,806）处计算的数据。 控制器（816）响应于所计算的周期执行读取存储在存储器（812,814）中的数据的命令，并且通过计算输入的预定时钟信号的周期来记录ACS操作的数据。 并且，ACS操作块（802,804,806）对读取的数据执行ACS操作。

公开(公告)号：KR1020070079708A

公开(公告)日：2007-08-08

申请号：KR1020060010558

申请日：2006-02-03

Applicant: 삼성전자주식회사

Inventor： 배도현

IPC: H04L1/22

CPC classification number: H04L1/22 ,  H04L1/0042

Abstract: A method and an apparatus for CRC(Cyclic Redundancy Code) encoding interface of APB(Advance Peripheral Bus) in a modulator are provided to reduce the bus share rate by 83% maximally by changing the structure of CRC encoder to a pipeline structure to obtain the maximum payload transmission size. A method for CRC encoding interface of an APB(310) in a modulator includes the steps of: transmitting PWDATA to the APB(310); sequentially inputting the PWDATA(Parallel Write DATA) in LFSRs divided by bits the PWDATA during one PCLK(Peripheral Clock Cycle) period, and storing the input values in the register for generating CRC; storing the LFSR values by a pipeline register inserted by the predetermined number of LFSRs if the clock value of a PCLK(330) rises, and inputting a new PWDATA in the first LFSR(Linear Feedback Shift Resistor); inputting the next data after the stored LFSR value in the LFSR after the pipe line at the next clock of the PCLK(330); attaching the CRC at the input value stored in the register for generating the CRC if the input of the last PWDATA is finished, and performing CRC encoding.

Abstract translation: 提供了调制器中APB（Advance Peripheral Bus）的CRC（循环冗余码）编码接口的方法和装置，通过将CRC编码器的结构改变为流水线结构来最大限度地减少83％的总线共享速率，从而获得 最大有效载荷传输大小。 调制器中APB（310）的CRC编码接口的方法包括以下步骤：将PWDATA发送到APB（310）; 在一个PCLK（外设时钟周期）周期期间，将PWDATA（并行写入数据）顺序地输入到由PWDATA的位除以LFSR中的PWDATA（并行写入DATA），并将输入值存储在用于产生CRC的寄存器中; 如果PCLK（330）的时钟值升高并且在第一LFSR（线性反馈移位电阻器）中输入新的PWDATA，则通过由预定数量的LFSR插入的流水线寄存器来存储LFSR值; 在PCLK（330）的下一个时钟的管线之后的LFSR中存储的LFSR值之后输入下一个数据; 如果最后一个PWDATA的输入完成，则将CRC附加在存储在寄存器中用于产生CRC的输入值，并执行CRC编码。

公开(公告)号：KR100532283B1

公开(公告)日：2005-11-29

申请号：KR1020020071061

申请日：2002-11-15

Applicant: 삼성전자주식회사

Inventor： 박동욱 ,  배도현

IPC: H03M13/41

Abstract: 본 발명은 이동통신 시스템의 비터비 복호기에 관한 것으로서 특히, 효율적인 ACS연산을 수행하기 위한 장치 및 방법에 관한 것이다. 기존에는 2개의 ACS 연산부를 이용하여 한 클럭 주기동안 데이터의 읽기와 기록을 수행하였으나, 본 발명에서는 4개의 ACS 연산부를 이용하여 두 클럭 주기로 데이터의 읽기와 기록을 분리하였다. 이와 같은 방식으로 디코딩 지연시간의 증가 없이 듀얼 포드 메모리를 싱글 포트 메모리로 대체하였다. 따라서, 첫 번째 클럭에 상기 싱글 포트 메모리에 저장되어 있는 데이터 값을 읽어들여서 ACS 연산을 수행하고, 두 번째 클럭이 발생하면 상기 ACS 연산이 수행되어진 결과를 상기 싱글 포트 메모리에 저장한다.

公开(公告)号：KR101357859B1

公开(公告)日：2014-02-06

申请号：KR1020070095073

申请日：2007-09-19

Applicant: 삼성전자주식회사

Inventor： 배도현

IPC: H04L27/26 ,  H04J11/00 ,  H04B7/204

CPC classification number: H04L25/0216 ,  H04L5/0007 ,  H04L25/0226 ,  H04L27/2666

Abstract: 본 발명은 사이클 프리픽스(CP:Cycle Prefix) 검출에 관한 것으로 이동통신 시스템에서 사이클 프리픽스 길이 검출을 위한 장치에 있어서 프레임 바운더리 이내에서 제 1 부분의 사이클 프리픽스에 대해 코릴레이션을 수행하는 제 1 코릴레이터와 프레임 바운더리 이내에서 제 2 부분의 사이클 프리픽스에 대해 코릴레이션을 수행하는 제 2 코릴레이터와 프레임 바운더리 이내에서 제 3 부분의 사이클 프리픽스에 대해 코릴레이션을 수행하는 제 3 코릴레이터와 프레임 바운더리 이내에서 제 4 부분의 사이클 프리픽스에 대해 코릴레이션을 수행하는 제 4 코릴레이터와 상기 제 1, 제 2, 제 3 및 제 4 코릴레이터의 코릴레이션 값의 평균을 계산하는 평균부와 상기 평균 값에서 상기 제 4 코릴레이터의 값을 감산한 결과가 제 1 임계값보다 큰 경우, 상기 사이클 프리픽스를 확장 사이클 프리픽스로 판단하는 길이 검출부를 포함하는 것으로 사이클 프리픽스의 길이 검출 시간을 프레임 바운더리 정보 없이 단축시킬 수 있는 이점이 있다.
LTE, OFDM, Cycle Prefix, Auto Correlation.

公开(公告)号：KR1020090029900A

公开(公告)日：2009-03-24

申请号：KR1020070095073

申请日：2007-09-19

Applicant: 삼성전자주식회사

Inventor： 배도현

IPC: H04L27/26 ,  H04J11/00 ,  H04B7/204

CPC classification number: H04L25/0216 ,  H04L5/0007 ,  H04L25/0226 ,  H04L27/2666 ,  H04J11/0076 ,  H04L7/10 ,  H04L27/2607

Abstract: An apparatus and method for cycle prefix length detection is provided to reduce the number of a required hardware by integrating a general cycle prefix and an expansion cycle prefix. In an apparatus and method for cycle prefix length detection, a first correlator(5) performs correlation to cycle prefix of a first part in a frame boundary. A second correlator(6) performs correlation to cycle prefix of a second part in a frame boundary. A third correlator(7) performs correlation to cycle prefix of a third part in a frame boundary, and a fourth correlator(8) performs correlation to cycle prefix of a fourth part in a frame boundary. An average(420) averages correlation value of a first or a fourth correlator. If a value by subtracting the correlation value of the fourth correlator from the average is higher than a first critical value, a length detection unit determines that the cycle prefix is an expanded prefix.

Abstract translation: 提供了一种用于循环前缀长度检测的装置和方法，以通过集成通用周期前缀和扩展周期前缀来减少所需硬件的数量。 在周期前缀长度检测的装置和方法中，第一相关器（5）对帧边界中的第一部分的周期前缀执行相关性。 第二相关器（6）对帧边界中的第二部分的周期前缀执行相关性。 第三相关器（7）对帧边界中的第三部分的周期前缀进行相关，并且第四相关器（8）对帧边界中的第四部分的周期前缀进行相关。 平均（420）对第一或第四相关器的相关值进行平均。 如果通过从平均值减去第四相关器的相关值的值高于第一临界值，则长度检测单元确定循环前缀是扩展前缀。

公开(公告)号：KR101227411B1

公开(公告)日：2013-01-29

申请号：KR1020060010558

申请日：2006-02-03

Applicant: 삼성전자주식회사

Inventor： 배도현

IPC: H04L1/22

Abstract: 본 발명에 따른 중앙처리장치로부터 주변장치 버스를 통해 병렬 쓰기 데이터가 입력되는 변조기에서 순환 중복 검사 인코딩을 수행하는 방법은, 상기 병렬 쓰기 데이터를 구성하는 비트 수에 상응하는 개수의 선형 피드백 쉬프트 레지스터들을 소정 개수로 그룹핑하고, 상기 병렬 쓰기 데이터를 구성하는 비트들을 상기 그룹핑에 의한 선형 피드백 쉬프트 레지스터 그룹 단위로 기록하는 과정과, 상기 선형 피드백 쉬프트 레지스터 그룹 단위로 기록된 비트들을 순환 중복 검사 생성을 위한 레지스터로 제공하는 저장하는 과정과, 상기 선형 피드백 쉬프트 레지스터 그룹들 모두로부터 비트들이 상기 순환 중복 검사 생성을 위한 레지스터로 제공되어 저장될 시, 상기 순환 중복 검사 생성을 위한 레지스터에 저장된 비트들에 CRC를 추가하여 출력하는 과정을 포함하며, 상기 기록하는 과정은, 임의의 선형 피드백 쉬프트 레지스터 그룹을 구성하는 모든 선형 피드백 레지스터들에 비트 값이 기록된 후 주변 장치 클럭이 상승 에지될 시, 상기 임의의 선형 피드백 쉬프트 레지스터 그룹을 구성하는 선형 피드백 쉬프트 레지스터들 각각에 기록된 비트 값들이 상기 임의의 선형 피드백 쉬프트 레지스터 그룹 내의 다음 선형 피드백 쉬프트 레지스터로 이동하는 과정과, 상기 주변장치 버스를 통해 새로운 병렬 쓰기 데이터가 입력되면, 상기 이동하는 과정으로 인해 비어지는 첫 번째 선형 피드백 쉬프트 레지스터 그룹 내의 선형 피드백 쉬프트 레지스터에서부터 상기 새로운 병렬 쓰기 데이터를 구성하는 비트들을 순차적으로 기록하는 과정을 포함한다.
ARM, APB, Pipeline, CRC Incoder

公开(公告)号：KR1020070009798A

公开(公告)日：2007-01-19

申请号：KR1020050063690

申请日：2005-07-14

Applicant: 삼성전자주식회사

Inventor： 배형진 ,  배도현

IPC: G06Q50/10 ,  G01S19/31

CPC classification number: G06Q50/10 ,  G01S19/31

Abstract: A device, a method, and a system for offering a game service in a mobile communication system are provided to offer the game service to a mobile terminal user by using an actual location of a mobile terminal connected to the mobile network. A GPS(Global Positioning System) processor(204) generates location information of the mobile terminal by receiving a GPS signal from a GPS satellite. A display part(212) displays a map, and the location of the user mobile terminal and other gamer mobile terminals as coordinates in a screen. A communication module transceives game progress data needed for progressing a game. A memory(210) stores a client program provided from a network game server, the game progress data, and various kinds of temporary data. A controller(220) makes the communication module transmit the location information generated in the GPS processor, and makes the received game progress data and a game progress status according to user key manipulation output to the display part by executing the client program.

Abstract translation: 提供了一种用于在移动通信系统中提供游戏服务的装置，方法和系统，以通过使用连接到移动网络的移动终端的实际位置向移动终端用户提供游戏服务。 GPS（全球定位系统）处理器（204）通过从GPS卫星接收GPS信号来生成移动终端的位置信息。 显示部分（212）在屏幕中显示地图，以及用户移动终端和其他玩家移动终端的位置作为坐标。 通信模块收发进行游戏所需的游戏进度数据。 存储器（210）存储从网络游戏服务器提供的客户端程序，游戏进行数据和各种临时数据。 控制器（220）使通信模块发送GPS处理器中生成的位置信息，并且通过执行客户机程序将所接收到的游戏进行数据和根据用户键操纵输出的游戏进行状态输出到显示部分。