-
公开(公告)号：WO2021096051A1
公开(公告)日：2021-05-20
申请号：PCT/KR2020/012455
申请日：2020-09-16
Applicant: 삼성전자주식회사
Abstract: 본 발명에 따른 냉장고는, 저장실 냉기를 공급받도록 상기 저장실에 마련되는 선반, 상기 선반에 분리 가능하게 결합되고, 상기 선반과의 사이에 상기 냉기가 유동되는 냉각 유로를 형성하는 축냉팩 및 내부에 식품을 수납하기 위한 수납공간을 포함하며, 상기 축냉팩이 결합된 상기 선반에 의해 커버되도록 마련되는 저장 용기를 포함한다.
-
公开(公告)号：KR1020060089490A
公开(公告)日：2006-08-09
申请号：KR1020050010748
申请日：2005-02-04
Applicant: 삼성전자주식회사
IPC: G01R31/28
CPC classification number: G01R31/318572 , G01R31/31725 , G01R31/318314 , G06F15/7807 , G11C29/14
Abstract: 본 발명은 별도의 테스트 핀 없이 테스트 할 수 있는 테스트 회로를 제공한다. 테스트 회로는 외부 신호를 입력 또는 출력하는 핀을 포함하며, 리셋 신호를 소정 시간 지연 시켜 출력하는 지연 리셋 신호 발생기, 소정 시간 동안 클럭 신호를 카운트하여 카운트 값을 출력하는 카운터, 카운터의 출력 값에 따라 테스트 데이터를 입력할 위치를 선택하기 위한 선택 신호를 발생하는 디코더, 그리고 선택 신호에 응답하여 테스트 데이터를 저장하는 모드 레지스터를 포함한다.
-
公开(公告)号：KR1020040070696A
公开(公告)日：2004-08-11
申请号：KR1020030006876
申请日：2003-02-04
Applicant: 삼성전자주식회사
IPC: H04L12/10
CPC classification number: H04W52/287 , G06F1/3209 , G06F1/3237 , G06F1/3287 , H04W52/54 , Y02D10/128 , Y02D10/171
Abstract: PURPOSE: A media access controller having a power-saving mode is provided to minimize power consumption by preventing clock-supply to every block within a media access controller as well as a CPU during a power-saving mode. CONSTITUTION: A power-save master(502) guarantees a media access controller stable data transmission and reception through a bus. A wake-up timer(516) generates a signal for operating the media access controller in a power-saving mode again after a lapse of certain time. A bus interface unit(506) includes a power control unit(509) for generating an application and cut-off signal of power and a clock in the media access controller. A register unit(503) includes a lock time register(505) for storing time for stabilizing an output of a PLL(Phase-Locked Loop).
Abstract translation: 目的：提供具有省电模式的媒体访问控制器，以通过在省电模式期间防止在媒体访问控制器以及CPU内的每个块的时钟供应来最小化功率消耗。 构成：省电主机（502）保证媒体访问控制器通过总线稳定的数据传输和接收。 唤醒定时器（516）在经过一定时间后，再次以省电模式生成用于操作媒体存取控制器的信号。 总线接口单元（506）包括用于在媒体接入控制器中生成电力的应用和截止信号以及时钟的功率控制单元（509）。 寄存器单元（503）包括锁定时间寄存器（505），用于存储用于稳定PLL（锁相环）的输出的时间。
-
公开(公告)号：KR100630693B1
公开(公告)日：2006-10-02
申请号：KR1020040059116
申请日：2004-07-28
Applicant: 삼성전자주식회사
CPC classification number: G06F13/364 , G06F1/3203 , G06F1/3237 , G06F1/3253 , Y02D10/128 , Y02D10/151
Abstract: 소비 전력을 절감시키는 버스 중재 시스템 및 방법이 개시된다. 상기 버스 중재 시스템에서는, 다수의 버스 마스터들이 버스 점유를 요청하고, 이에 응답하여 아비터로부터 허가를 받을 때까지, 상기 다수의 버스 마스터들에 이용되는 클럭 신호를 디스에이블 시킴으로써, 클럭 신호에 의한 스위칭 전력을 절감한다.
-
Patent Agency Ranking
公开(公告)号：KR1020060003435A
公开(公告)日：2006-01-11
申请号：KR1020040052316
申请日：2004-07-06
Applicant: 삼성전자주식회사
IPC: H03K5/05
Abstract: 본 발명은 글리치를 유발하지 않는 클럭 스위칭 회로에 대하여 개시된다. 클럭 스위칭 회로는 빠른 클럭에서 느린 클럭으로의 클럭 스위칭을 지시하는 선택 신호를 클럭 스위칭 신호로 바로 사용하지 않고, 빠른 클럭에서 느린 클럭으로의 전환이 2번에 걸친 동기화 작업을 통해 얻어지는 선택 지연 신호를 기반으로 출력 클럭을 발생한다. 그리고 느린 클럭에서 빠른 클럭으로의 클럭 스위칭시, 느린 클럭에서 빠른 클럭으로의 전환이 3번에 걸친 동기화 작업을 통해 얻어지는 선택 지연 신호를 기반으로 출력 클럭을 출력하기 때문에, 출력 클럭에 글리치가 발생되지 않는다.
클럭 스위칭 회로, 글리치, 클럭 주파수, 동기화, 마스크 클럭-
公开(公告)号：KR100481873B1
公开(公告)日：2005-04-11
申请号：KR1020030006876
申请日：2003-02-04
Applicant: 삼성전자주식회사
IPC: H04L12/10
CPC classification number: H04W52/287 , G06F1/3209 , G06F1/3237 , G06F1/3287 , H04W52/54 , Y02D10/128 , Y02D10/171
Abstract: 본 발명은 절전모드를 갖는 매체 엑세스 제어기(Media Access Controller)에 관한 것이다. 특히, 본 발명의 매체 엑세스 제어기는 절전모드동안 CPU를 비롯한 매체 엑세스 제어기내의 모든 블록에 공급되는 클락을 차단하므로써 전력소모를 최소화한다.
본 발명의 매체 엑세스 제어기는 제어기내의 각 프로세서(processor)들의 버스를 통한 데이터의 안정적인 송수신을 보장하기 위한 절전 마스터(Power-Save Master)와 절전모드의 종료를 알려주는 웨이크-업 타이머(Wake-Up Timer), 위상 고정 루프(Phase-Locked Loop)회로에 대한 전원인가와 차단, 그리고 매체 엑세스 제어기에 대한 클락인가와 차단 시점을 결정하는 전원 제어부(Power Control Unit) 및 위상 고정 루프회로의 출력이 안정되는 시간(Locktime)을 저장하기 위한 락타임 레지스터(Locktime Register)를 포함한다. 또한, 본 발명은 능동모드(Active Mode)에서 절전모드(Power-Save Mode)로 혹은 절전모드에서 능동모드로의 전환을 위한 효율적인 진행 절차도 제공한다.Abstract translation: 提供了具有省电模式的媒体访问控制器。 特别地，本发明的媒体存取控制器通过在节电模式期间禁用应用于媒体访问控制器的所有块（包括CPU）的时钟来最小化功率损耗。 本发明的媒体存取控制器包括：一个节电主机，用于通过控制器中包含的各个处理器通过总线确保数据的稳定发送/接收; 唤醒定时器，注意节电模式已过期; 用于确定是否向锁相环提供电力的功率控制单元以及用于媒体访问控制器的时钟被应用和禁用的定时; 以及锁定时间寄存器，用于在锁相环的输出结束时存储锁定时间。 此外，提供了一种有效地将媒体访问控制器从活动模式改变到省电模式的方法，反之亦然。
-
公开(公告)号：KR100706241B1
公开(公告)日：2007-04-11
申请号：KR1020050010748
申请日：2005-02-04
Applicant: 삼성전자주식회사
IPC: G01R31/28
Abstract: 본 발명은 별도의 테스트 핀 없이 테스트 할 수 있는 테스트 회로를 제공한다. 테스트 회로는 외부 신호를 입력 또는 출력하는 핀을 포함하며, 리셋 신호를 소정 시간 지연 시켜 출력하는 지연 리셋 신호 발생기, 소정 시간 동안 클록 신호를 카운트하여 카운트 값을 출력하는 카운터, 카운터의 출력 값에 따라 테스트 데이터를 입력할 위치를 선택하기 위한 선택 신호를 발생하는 디코더, 그리고 선택 신호에 응답하여 테스트 데이터를 저장하는 모드 레지스터를 포함한다.
-
公开(公告)号：KR100674910B1
公开(公告)日：2007-01-26
申请号：KR1020040052316
申请日：2004-07-06
Applicant: 삼성전자주식회사
IPC: H03K5/05
Abstract: 본 발명은 글리치를 유발하지 않는 클럭 스위칭 회로에 대하여 개시된다. 클럭 스위칭 회로는 빠른 클럭에서 느린 클럭으로의 클럭 스위칭을 지시하는 선택 신호를 클럭 스위칭 신호로 바로 사용하지 않고, 빠른 클럭에서 느린 클럭으로의 전환이 2번에 걸친 동기화 작업을 통해 얻어지는 선택 지연 신호를 기반으로 출력 클럭을 발생한다. 그리고 느린 클럭에서 빠른 클럭으로의 클럭 스위칭시, 느린 클럭에서 빠른 클럭으로의 전환이 3번에 걸친 동기화 작업을 통해 얻어지는 선택 지연 신호를 기반으로 출력 클럭을 출력하기 때문에, 출력 클럭에 글리치가 발생되지 않는다.
클럭 스위칭 회로, 글리치, 클럭 주파수, 동기화, 마스크 클럭-
公开(公告)号：KR1020060010423A
公开(公告)日：2006-02-02
申请号：KR1020040059116
申请日：2004-07-28
Applicant: 삼성전자주식회사
CPC classification number: G06F13/364 , G06F1/3203 , G06F1/3237 , G06F1/3253 , Y02D10/128 , Y02D10/151
Abstract: A bus arbitration system includes a bus master, a bus arbitration circuit and a clock signal changing circuit. The bus master is configured to enter a power saving mode of operation in response to a disabled first master clock signal. The bus arbitration circuit is configured to issue a bus access grant to the first bus master in response to a request for bus access issued by the first bus master. The clock signal changing circuit is electrically coupled to the first bus master and the bus arbitration circuit. The clock signal changing circuit is configured to generate the disabled first master clock signal in response to the request for bus access. The clock signal changing circuit is further configured to convert the disabled first master clock signal to an enabled first master clock signal in response to the bus access grant.
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.02 seconds)
