그래핀 박막을 포함하는 전자 소자 및 그 제조 방법
    1.
    发明授权
    그래핀 박막을 포함하는 전자 소자 및 그 제조 방법 有权
    包括石墨烯薄膜的电子器件及其制造方法

    公开(公告)号:KR101119913B1

    公开(公告)日:2012-03-05

    申请号:KR1020090104085

    申请日:2009-10-30

    CPC classification number: H01L29/78684 H01L51/0045 H01L51/0529 H01L51/0591

    Abstract: 그래핀박막을포함하는전자소자및 그제조방법을제공한다. 본발명에따른전자소자는소자용기판, 하부절연체와상부절연체사이에놓인그래핀박막을포함하는샌드위치구조, 및상기샌드위치구조상의전극을포함한다. 본발명에따른전자소자제조방법에서는그래핀박막위에절연체가형성된구조를그대로소자용기판으로옮겨와 소자를제조한다. 본발명에따르면, 전기전도도가우수한그래핀박막을절연체사이에채용하는샌드위치구조로이용함에따라초고속, 고용량및 저전력의메모리소자응용이가능하다. 그리고, 그래핀박막을이동하기위한절연체/그래핀박막구조를그대로사용하여간단한공정으로소자를제작할수 있기때문에소자제작공정및 제작시간이감소하는효과가있다.

    그래핀 박막을 포함하는 전자 소자 및 그 제조 방법
    2.
    发明公开
    그래핀 박막을 포함하는 전자 소자 및 그 제조 방법 有权
    包括石墨烯薄膜的电子器件及其制造方法

    公开(公告)号:KR1020110047454A

    公开(公告)日:2011-05-09

    申请号:KR1020090104085

    申请日:2009-10-30

    CPC classification number: H01L29/78684 H01L51/0045 H01L51/0529 H01L51/0591

    Abstract: PURPOSE: An electronic device and a method for manufacturing the same are provided to increase the capacitance of a memory device and reduce power consumption of the memory device using the superior conductivity of the grapheme thin film. CONSTITUTION: An electronic device(100) includes a substrate(10), a sandwich structure(50), and an electrode(55). The sandwich structure includes a grapheme thin film(30) between an upper insulting unit(40) and a lower insulating unit(20). The electrode is arranged on the sandwich structure. The electronic device further includes a lower electrode(15) between the substrate and the sandwich structure.

    Abstract translation: 目的:提供一种电子设备及其制造方法,以增加存储器件的电容,并且使用该图形薄膜的优良导电性降低存储器件的功耗。 构成:电子设备(100)包括基板(10),夹层结构(50)和电极(55)。 夹层结构包括在上绝缘单元(40)和下绝缘单元(20)之间的图形薄膜(30)。 电极布置在夹层结构上。 电子设备还包括在基板和夹层结构之间的下电极(15)。

    멀티 칩 디버깅 방법 및 이를 적용하는 멀티 칩 시스템
    3.
    发明公开
    멀티 칩 디버깅 방법 및 이를 적용하는 멀티 칩 시스템 审中-实审
    多芯片调试方法和多芯片系统应用相同

    公开(公告)号:KR1020170070687A

    公开(公告)日:2017-06-22

    申请号:KR1020150178509

    申请日:2015-12-14

    Abstract: 멀티칩 디버깅방법및 이를적용하는멀티칩 시스템에관하여개시한다. 멀티칩 시스템은디버깅포트를구비하고각기다른식별정보를갖는복수의칩들및, 상기복수의칩들에각각구비된디버깅포트와전기적으로연결되는한 세트의테스트액세스포트를포함하고, 상기한 세트의테스트액세스포트를통하여테스트장치와접속되어멀티드롭방식에기초하여상기복수의칩들에대한디버깅처리를수행하는것을특징으로한다.

    Abstract translation: 公开了一种多芯片调试方法和使用该方法的多芯片系统。 多芯片系统包括多个具有调试端口并具有不同识别信息的芯片和一组测试访问端口,该组测试访问端口电连接到分别设置在多个芯片中的调试端口, 通过测试访问端口的测试访问端口连接到测试设备,并且基于多点方法对多个芯片执行调试过程。

Patent Agency Ranking