公开(公告)号：KR101413650B1

公开(公告)日：2014-07-01

申请号：KR1020080005074

申请日：2008-01-16

Applicant: 삼성전자주식회사

Inventor： 송준호 ,  안창호 ,  최철호 ,  김민성 ,  김미란

IPC: H03F3/45 ,  H03K19/0175 ,  G09G3/36 ,  G09G3/20

CPC classification number: H03F3/4521 ,  G09G3/3685 ,  G09G2310/0291 ,  G09G2330/021 ,  H03F1/0211 ,  H03F3/3022 ,  H03F2200/411 ,  H03F2200/516 ,  H03F2203/45648

Abstract: 본 발명은, 버퍼 증폭기의 오프셋 특성을 저하시키지 않으면서, 버퍼 증폭기의 입력 스테이지에 인가되는 전원 전압과 출력 스테이지에 인가되는 전원 전압을 차별화시켜 동적 전력 소비를 저감시키는 기술에 관한 것이다. 본 발명의 일 실시예에 따른 버퍼 증폭기는 차별화된 전원 전압들을 인가받는 입력 스테이지와 출력 스테이지를 구비한다. 상기 입력 스테이지는 입력 하이 전원 전압 및 입력 로우 전원 전압을 인가받으며, 입력 신호에 상응하는 전달 신호를 생성한다. 상기 출력 스테이지는 출력 하이 전원 전압 및 출력 로우 전원 전압을 인가받으며, 상기 전달 신호에 상응하는 출력 신호를 출력한다. 여기서, 상기 출력 하이 전원 전압과 상기 출력 로우 전원 전압의 전압 레벨 차이는 상기 입력 하이 전원 전압과 상기 입력 로우 전원 전압의 전압 레벨 차이보다 적다.
디스플레이 드라이버, 버퍼 증폭기, 입력 스테이지, 출력 스테이지, 전력

公开(公告)号：KR101330751B1

公开(公告)日：2013-11-18

申请号：KR1020070082244

申请日：2007-08-16

Applicant: 삼성전자주식회사

Inventor： 안창호 ,  성시왕

IPC: H03F3/45 ,  H03F3/26

Abstract: 연산 증폭기가 개시된다. 상기 연산 증폭기는 액티브 로드를 포함하는 차동 증폭기와, 제1브랜치와 제2브랜치를 포함하는 전류 미러와, 제1전원과 출력 노드 사이에 접속되고 상기 차동 증폭기의 제1출력 단자의 전압에 응답하여 스위치되는 제1스위치와, 상기 차동 증폭기의 제2출력 단자의 전압에 응답하여 상기 제1브랜치를 흐르는 기준 전류의 양을 조절하기 위한 제1바이어스 회로와, 상기 제1출력 단자의 전압에 응답하여 미러 전류가 흐르는 상기 제2브랜치의 전압을 제어하기 위한 제2바이어스 회로와, 상기 출력 노드와 제2전원 사이에 접속되고 상기 제2브랜치의 상기 전압에 응답하여 스위치되는 제2스위치와, 상기 출력 노드와 상기 제1출력 단자 사이에 접속된 커패시터를 포함한다.
연산 증폭기, 레일-투-레일 증폭기, 투- 스테이지 증폭기

公开(公告)号：KR100842405B1

公开(公告)日：2008-07-01

申请号：KR1020070050976

申请日：2007-05-25

Applicant: 삼성전자주식회사

Inventor： 안창호 ,  최철호 ,  김민성 ,  송준호

IPC: H03F3/45

CPC classification number: H03F3/45183 ,  H03F3/45192 ,  H03F3/45659 ,  H03F2203/45406 ,  H03F2203/45462

Abstract: A high voltage CMOS(Complementary Metal Oxide Semiconductor) rail-to-rail input/output operational amplifier is provided to lower an offset voltage of the operational amplifier by preventing a voltage gain from being decreased due to a channel length modulation process. A high voltage CMOS rail-to-rail input/output operational amplifier includes an input stage(210), a current adder circuit(220), and an output stage(250). The input stage includes first and second input terminals and generates first and second output signals. The first input terminal includes first and second NMOS(Negative Metal Oxide Semiconductor) transistor pairs receiving differential input voltages at gates thereof. The second input terminal includes first and second PMOS(Positive Metal Oxide Semiconductor) transistor pairs receiving differential input voltages at gates thereof. The current adder circuit includes first and second current mirrors, a floating current source, and an output class AB controller. The first and second output signals from the first and second input terminals are inputted to the first and the second current mirrors, respectively. The floating current source is connected between the first and second current mirrors and formed in at least two stages. The output class AB controller has the same configuration as the floating current source. The output stage is connected to output terminals of the current adder circuit and outputs output signals from the corresponding operational amplifier.

Abstract translation: 提供高电压CMOS（互补金属氧化物半导体）轨到轨输入/输出运算放大器，以通过防止由于沟道长度调制过程而降低电压增益来降低运算放大器的偏移电压。 高压CMOS轨到轨输入/输出运算放大器包括输入级（210），电流加法器电路（220）和输出级（250）。 输入级包括第一和第二输入端，并产生第一和第二输出信号。 第一输入端包括在其栅极接收差分输入电压的第一和第二NMOS（负金属氧化物半导体）晶体管对。 第二输入端子包括在其栅极处接收差分输入电压的第一和第二PMOS（正金属氧化物半导体）晶体管对。 电流加法器电路包括第一和第二电流镜，浮动电流源和输出类AB控制器。 来自第一和第二输入端的第一和第二输出信号分别被输入到第一和第二电流镜。 浮动电流源连接在第一和第二电流镜之间并形成至少两个阶段。 输出类AB控制器具有与浮动电流源相同的配置。 输出级连接到电流加法器电路的输出端，输出相应运算放大器的输出信号。

公开(公告)号：KR1020060064941A

公开(公告)日：2006-06-14

申请号：KR1020040103629

申请日：2004-12-09

Applicant: 삼성전자주식회사

Inventor： 안창호

IPC: G09G3/36

CPC classification number: G09G3/3688 ,  G09G2310/027 ,  G09G2320/0252

Abstract: 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스 드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법이 제공된다. 소스 라인을 구동하는 소스 라인 구동 신호를 출력하는 출력 버퍼는 아날로그 영상 신호를 증폭하는 증폭부와, 증폭부에 의해 증폭된 신호들에 응답하여 소스 라인 구동 신호를 출력하는 출력부와, 소스 라인이 소정의 프리차지 전압으로 프리차지되는 시간인 제1 전하 공유 시간 동안 커패시터부의 커패시턴스를 소스 라인 구동 신호의 주파수 특성이 안정되도록 하는 제1 커패시턴스로 설정하고, 제1 전하 공유 시간 직후 소스 라인에 대한 소스 라인 구동 신호의 공급이 시작되는 시간인 제2 전하 공유 시간 동안 커패시터부의 커패시턴스를 제1 커패시턴스 보다 작은 제2 커패시턴스로 설정하고, 제2 전하 공유 시간 직후에 소스 라인 구동 신호의 공급이 유지되는 동안 커패시터부의 커패시턴스를 제1 커패시턴스로 설정하는 슬루 레이트 제어부를 포함한다. 출력 버퍼 및 출력 버퍼의 제어 방법은 소스 라인 구동 신호의 슬루 레이트를 개선시킬 수 있고, 소스 라인에 흐르는 전류를 감소시킬 수 있다.

公开(公告)号：KR100861921B1

公开(公告)日：2008-10-09

申请号：KR1020070046012

申请日：2007-05-11

Applicant: 삼성전자주식회사

Inventor： 안창호

IPC: G09G3/20 ,  G09G3/36 ,  H03F3/45 ,  H03K19/0175

CPC classification number: H04L25/0264 ,  G09G2310/0248 ,  G09G2310/027 ,  G09G2310/066 ,  G09G2320/041 ,  G09G2330/028 ,  H03K19/00361 ,  H03K19/018571 ,  H03K19/018578 ,  H03K19/018585 ,  H04L25/028

Abstract: A source line driver and a method for controlling slew rate according to temperature, and a display device having the source line driver are provided to prevent erroneous operation due to heat from the display device by controlling the slew rate based on detected temperature. A source line driver includes a digital-analog converter(115), a temperature sensing unit(500), a bias voltage generator(401), and an output buffer(200). The digital-analog converter generates an analog voltage corresponding to image data which is inputted. The temperature sensing unit compares detected temperature with reference temperature, and generates the comparison result as a control signal. The bias voltage generator outputs plural bias voltages whose voltage level is controlled in response to the control signal. The output buffer buffers the analog voltage from the digital-analog converter based on the bias voltages. Slew rates of an output signal outputted from the output buffer are adjusted based on the plural bias voltages.

Abstract translation: 源极线驱动器和根据温度控制压摆率的方法，以及具有源极线驱动器的显示装置，以通过基于检测到的温度控制压摆率来防止由于来自显示装置的热量的错误操作。 源极线驱动器包括数模转换器（115），温度感测单元（500），偏置电压发生器（401）和输出缓冲器（200）。 数模转换器产生对应于输入的图像数据的模拟电压。 温度检测单元将检测到的温度与参考温度进行比较，并将比较结果作为控制信号生成。 偏置电压发生器输出响应于控制信号控制其电压电平的多个偏压。 输出缓冲器基于偏置电压缓冲来自数模转换器的模拟电压。 基于多个偏置电压来调整从输出缓冲器输出的输出信号的转换速度。

公开(公告)号：KR100719362B1

公开(公告)日：2007-05-17

申请号：KR1020050040207

申请日：2005-05-13

Applicant: 삼성전자주식회사

Inventor： 안창호

IPC: G09G3/20 ,  G09G3/36 ,  G09G3/30

CPC classification number: G09G3/3688 ,  G09G3/2096 ,  G09G3/3677 ,  G09G2310/0267 ,  G09G2310/027 ,  G09G2310/0272 ,  G09G2330/021 ,  G09G2370/045

Abstract: 본 발명은 평면형 디스플레이 장치의 소스 드라이버에 관한 것으로, 소스 드라이버의 클럭 신호를 원하는 타이밍에만 동작하도록 제어하여, 동작하지 않는 소스 드라이버들의 클럭 신호들이 구동되지 않게 되어 전체적인 디스플레이 장치의 전력 소모를 절감할 수 있게 된다.

公开(公告)号：KR100699829B1

公开(公告)日：2007-03-27

申请号：KR1020040103629

申请日：2004-12-09

Applicant: 삼성전자주식회사

Inventor： 안창호

IPC: G09G3/36

CPC classification number: G09G3/3688 ,  G09G2310/027 ,  G09G2320/0252

Abstract: 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스 드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법이 제공된다. 소스 라인을 구동하는 소스 라인 구동 신호를 출력하는 출력 버퍼는 아날로그 영상 신호를 증폭하는 증폭부와, 증폭부에 의해 증폭된 신호들에 응답하여 소스 라인 구동 신호를 출력하는 출력부와, 소스 라인이 소정의 프리차지 전압으로 프리차지되는 시간인 제1 전하 공유 시간 동안 커패시터부의 커패시턴스를 소스 라인 구동 신호의 주파수 특성이 안정되도록 하는 제1 커패시턴스로 설정하고, 제1 전하 공유 시간 직후 소스 라인에 대한 소스 라인 구동 신호의 공급이 시작되는 시간인 제2 전하 공유 시간 동안 커패시터부의 커패시턴스를 제1 커패시턴스 보다 작은 제2 커패시턴스로 설정하고, 제2 전하 공유 시간 직후에 소스 라인 구동 신호의 공급이 유지되는 동안 커패시터부의 커패시턴스를 제1 커패시턴스로 설정하는 슬루 레이트 제어부를 포함한다. 출력 버퍼 및 출력 버퍼의 제어 방법은 소스 라인 구동 신호의 슬루 레이트를 개선시킬 수 있고, 소스 라인에 흐르는 전류를 감소시킬 수 있다.

公开(公告)号：KR1020060124432A

公开(公告)日：2006-12-05

申请号：KR1020050046359

申请日：2005-05-31

Applicant: 삼성전자주식회사

Inventor： 안창호

IPC: G09G3/36 ,  G09G3/20

CPC classification number: H03F3/45219 ,  H03F2203/45471 ,  H03F2203/45506

Abstract: A source driver capable of controlling slew rate is provided to restrict the distortion of common voltage by operating output voltage at a low slew rate. A source driver(600) capable of controlling slew rate for a liquid crystal display device includes plural output buffers(180) for driving source lines, respectively; a voltage sharing unit for sharing the voltage levels of the source lines during a charge sharing time; and a control unit for regulating the slew rate of the output buffer during a slew rate regulation time in response to the completion of the charge sharing time. The control unit is activated right after the charge sharing time is finished, to generate a control signal for decreasing the slew rate of the output buffer.

Abstract translation: 提供能够控制转换速率的源极驱动器，通过以低压摆率操作输出电压来限制公共电压的失真。 能够控制液晶显示装置的转换速率的源极驱动器（600）分别包括用于驱动源极线的多个输出缓冲器（180） 电压共享单元，用于在电荷共享时间期间共享源极线的电压电平; 以及控制单元，用于响应于电荷共享时间的完成，在转换速率调节时间期间调节输出缓冲器的转换速率。 控制单元在电荷共享时间结束之后被激活，以产生用于降低输出缓冲器的转换速率的控制信号。

公开(公告)号：KR1020120056017A

公开(公告)日：2012-06-01

申请号：KR1020100117520

申请日：2010-11-24

Applicant: 삼성전자주식회사

Inventor： 권재욱 ,  안창호 ,  서기원 ,  이성호

IPC: G09G3/36

CPC classification number: G09G3/3688 ,  G09G3/006 ,  G09G2310/0297

Abstract: PURPOSE: A multi-channel semiconductor device and a display device including the same are provided to monitor all output channels using probes with a number smaller than the number of the output channels. CONSTITUTION: A plurality of buffer groups(120_1-120_M) comprises one or more output buffers. A plurality of pad groups(110_1-110_M) comprises one or more output pads. A channel switching part(130) controls the connections of the plurality of pad groups and the plurality of buffer groups. A single pad group outputs a corresponding output signal of the buffer group in a first operation mode. The single pad group successively outputs the output signals of the plurality of buffer groups in a second operation mode.

Abstract translation: 目的：提供一种多通道半导体器件和包括该多通道半导体器件的显示器件，用于使用小于输出通道数的探头监视所有输出通道。 构成：多个缓冲器组（120_1-120_M）包括一个或多个输出缓冲器。 多个焊盘组（110_1-110_M）包括一个或多个输出焊盘。 信道切换部分（130）控制多个焊盘组和多个缓冲器组的连接。 单个焊盘组在第一操作模式下输出缓冲器组的相应输出信号。 单个焊盘组在第二操作模式下连续地输出多个缓冲器组的输出信号。

公开(公告)号：KR1020090079102A

公开(公告)日：2009-07-21

申请号：KR1020080005074

申请日：2008-01-16

Applicant: 삼성전자주식회사

Inventor： 송준호 ,  안창호 ,  최철호 ,  김민성 ,  김미란

IPC: H03F3/45 ,  H03K19/0175 ,  G09G3/36 ,  G09G3/20

CPC classification number: H03F3/4521 ,  G09G3/3685 ,  G09G2310/0291 ,  G09G2330/021 ,  H03F1/0211 ,  H03F3/3022 ,  H03F2200/411 ,  H03F2200/516 ,  H03F2203/45648

Abstract: A buffer amplifier for consuming low amount of dynamic power without lowering offset characteristics and a display driver having the same are provided to reduce the consumption of the dynamic power by differentiating a supply voltage applied to an input stage from a supply voltage applied to an output stage thereof. A buffer amplifier for consuming low amount of dynamic power without lowering offset characteristics includes an input stage and an output stage. The input stage receives an input-high voltage and an input-low voltage and generates a transfer signal corresponding to an input signal. The output stage receives an output-high voltage and an output-low voltage and outputs an output signal corresponding to the transfer signal. A voltage level difference between the output-high voltage and the output-low voltage is smaller that a voltage level difference between the input-high voltage and the input-low voltage.

Abstract translation: 提供了一种缓冲放大器，用于消除低量的动态功率而不降低偏移特性，并提供具有此功能的显示驱动器的缓冲放大器，以通过将施加到输入级的电源电压与施加到输出级的电源电压进行微分来减小动态功耗的消耗 它们。 用于消耗低动态功率而不降低偏移特性的缓冲放大器包括输入级和输出级。 输入级接收输入高电压和输入低电压，并产生对应于输入信号的传输信号。 输出级接收输出高电压和输出低电压，并输出与传输信号对应的输出信号。 输出 - 高电压和输出 - 低电压之间的电压电平差小于输入 - 高电压和输入 - 低电压之间的电压电平差。