-
-
公开(公告)号：KR100713523B1
公开(公告)日：2007-05-02
申请号：KR1020060020665
申请日：2006-03-03
Applicant: 삼성전자주식회사
Abstract: 본 발명은 다수의 레거시 스위치와 다수의 동기식 스위치로 스패닝 트리 구성시 루트 브리지 선택 방법에 있어서, 상기 동기식 스위치의 배치 BPDU(Bridge Protocol Data Unit) 메시지 내에는 미리 해당 스위치가 동기식 스위치임을 나타내는 식별 정보를 마련하는 과정과, 다수의 레거시 스위치와 다수의 동기식 스위치가 자신의 배치 BPDU 메시지를 브로드캐스트하는 과정과, 동기식 스위치는 다른 스위치들로부터 전송되는 배치 BPDU 메시지를 수신하여 수신한 배치 BPDU 메시지 및 상기 식별 정보를 통해 동기식 스위치들별로 브리지 우선순위를 확인하여 동기식 루트 브리지를 선택하며, 레거시 스위치는 다른 스위치들로부터 전송되는 배치 BPDU 메시지를 수신하여 수신한 BPDU 메시지를 통해 브리지 우선순위를 확인하여 레거시 루트 브리지를 선택하는 과정을 수행한다.
STP, Residential, AV Bridging, 이더넷, 루트 브리지Abstract translation: 本发明是指示多个遗留开关，并且当根据该选择方法生成树同步开关根桥的配置，将批料BPDU（网桥协议数据单元）被预先开关的数目是同步开关，在同步开关的消息中的标识信息 多个传统交换机和多个同步交换机广播它们的批量BPDU消息，并且同步交换机接收从其他交换机接收到的批量BPDU消息并且接收批量BPDU消息和标识 从信息确认的桥优先级为每个所述同步开关以选择同步根网桥和传统开关从通过接收从其它交换机发送到遗留根桥布置BPDU消息中接收一个消息BPDU确保桥优先级 选择的过程 我做。
-
公开(公告)号：KR1020070009941A
公开(公告)日：2007-01-19
申请号：KR1020050064592
申请日：2005-07-16
Applicant: 삼성전자주식회사
IPC: H04L12/28
CPC classification number: H04L49/351 , H04L12/52 , H04L49/206
Abstract: An RE switching apparatus for switching based on a sub frame is provided to enable plural receiving data path processors, a switch fabric, and plural transmitting data path processors to obtain cycle numbering information in a local cycle counter and align different cycle data streams according to the priority. An RE(Residential Ethernet) switching apparatus comprises the followings: plural receiving data path processors which parses a RE frame, inputted in the RE switching apparatus, into each RE sub frame and receives them; a switch fabric(42) which performs switching operation for the RE sub frames, inputted through the plural receiving data path processors; plural transmitting data path processors(43-1) which duplexes the RE sub frames, switched through the switch fabric(42), and provides an output path for outputting the RE sub frames; and a local cycle counter(44) which is connected to the plural receiving data path processors, the switch fabric(42), and the plural transmitting data path processors(43-1) and provides cycle counter information about the each RE sub frame.
Abstract translation: 提供了一种用于基于子帧进行切换的RE切换装置，以使多个接收数据路径处理器，交换结构和多个发送数据路径处理器能够在本地周期计数器中获得周期编号信息，并根据 优先。 一种RE（住宅以太网）交换设备包括：将在RE切换设备中输入的RE帧解析成各个RE子帧并接收的多个接收数据路径处理器; 交换结构（42），其对通过所述多个接收数据路径处理器输入的RE子帧执行切换操作; 多个发送数据路径处理器（43-1），其通过交换结构（42）交换所述RE子帧，并提供用于输出RE子帧的输出路径; 以及连接到多个接收数据路径处理器，交换结构（42）和多个发送数据路径处理器（43-1）的本地周期计数器（44），并且提供关于每个RE子帧的周期计数器信息。
-
公开(公告)号：KR101336445B1
公开(公告)日：2013-12-04
申请号：KR1020070056196
申请日：2007-06-08
Applicant: 삼성전자주식회사
IPC: H04N19/142 , H04N19/124
Abstract: 본 발명에 따른 데이터율 제어방법은 비디오 인코딩 데이터율 제어 방법에 있어서, (a)입력된 현재 프레임의 장면전환 여부를 확인하는 과정과, (b)인트라(Intra) 코딩 방식에 기초하여 장면전환을 나타내는 프레임에 대한 복잡도를 연산하는 과정과, (c)인트라 코딩 방식을 고려하여 상기 장면전환을 나타내는 프레임에 할당할 가용 비트를 예측하는 과정과, (d)연산된 프레임의 복잡도 및 예측된 가용 비트를 고려하여 양자화 파라미터(QP, Quantization Parameter)를 결정하는 과정을 포함한다.
비디오, 인코딩, 양자화, 장면 전환, 실시간, 데이터율-
公开(公告)号：KR1020090036765A
公开(公告)日：2009-04-15
申请号：KR1020070102000
申请日：2007-10-10
Applicant: 삼성전자주식회사
IPC: H04N7/12
CPC classification number: H04L47/10 , H04L1/0014 , H04L1/0018 , H04L1/1812 , H04L47/14 , H04L47/25 , H04L47/38 , H04W28/18
Abstract: An output bit rate setting method for adaptively transmitting video data in a wibro system are provided to grasp a congestion state of a network in which delay occurs to improve real time video transmission quality in a wibro network. An up-link state value for grasping a network status of an up-link direction for a preset unit time is calculated(210). An average value of the up-link status values is calculated for the preset unit times(215). It is determined whether the total time taking an average of the up-link status values is spent as much as preset stable time(220). If the total time taking an average of the up-link status values is spent as much as preset stable time, the calculated average value of the up-link status values is compared with the first critical value(230).
Abstract translation: 提供一种用于在Wibro系统中自适应地发送视频数据的输出比特率设置方法，以掌握发生延迟的网络的拥塞状态，以改善wibro网络中的实时视频传输质量。 计算用于掌握预设单位时间的上行链路方向的网络状态的上行链路状态值（210）。 计算预设单位时间的上行链路状态值的平均值（215）。 确定是否将上行链路状态值的平均值的总时间用尽了预设的稳定时间（220）。 如果将平均上行链路状态值的总时间花费在预设的稳定时间上，则将所计算的上行链路状态值的平均值与第一临界值（230）进行比较。
-
Patent Agency Ranking
公开(公告)号：KR1020070046644A
公开(公告)日：2007-05-03
申请号：KR1020050103502
申请日：2005-10-31
Applicant: 삼성전자주식회사
Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 레지던셜 이더넷에 관한 것으로, 특히 다수의 노드 장치들이 연결되는 경우에도 클럭 동기를 유지하기 위한 장치 및 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 레지던셜 이더넷 시스템에서의 기본 클럭 기반의 시간 동기화 방법에 있어서, 다수의 스위치 홉이 존재하는 경우에 상위의 홉에서의 동기화 완료 메시지를 전달한 후 동기화 과정을 수행함으로써 다수의 홉이 존재하는 경우에 발생하는 동기화 에러를 줄이는 레지던셜 이더넷에서 클럭 동기화를 위한 노드 장치 및 클럭 동기화 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 레지던셜 이더넷 시스템에서의 클럭 동기화를 위한 노드 장치에 있어서, 상위 노드 장치로부터 전달되는 클럭 정보와 동기화 종료 정보를 수신하여 상기 클럭 정보를 로컬 클럭에 전달하고, 상기 동기화 종료 정보를 상기 노드 장치 내부의 마스터 포트에 전달하는 슬레이브 포트; 상기 슬레이브 포트로부터 상기 클럭 정보를 수신하여, 상기 노드 장치의 내부의 클럭을 변경하는 상기 로컬 클럭; 및 상기 슬레이브 포트로부터 상기 동기화 종료 메시지를 전달받아, 상기 로컬 클럭으로부터의 클럭을 하위의 노드 장치로 전달하는 적어도 하나 이상의 상기 마스터 포트를 포함함.
4. 발명의 중요한 용도
본 발명은 레지던셜 이더넷 등에 이용됨.
레지던셜 이더넷, 슬레이브, 마스터, 로컬 클럭-
公开(公告)号：KR1020060110107A
公开(公告)日：2006-10-24
申请号：KR1020050032313
申请日：2005-04-19
Applicant: 삼성전자주식회사
IPC: H04L12/28
CPC classification number: H04L49/351 , H04L49/201 , H04L49/3009 , H04L49/3072
Abstract: A residential Ethernet switching device capable of performing time slot switching and its time slot switching method are provided to variably allocate bands and obtain a bandwidth by performing time slot switching according to a bundle concept. An input unit(21) receives a frame. A parser(22) divides the inputted frame into an asynchronous frame and an ResE frame and parses them. An AsyncE switching processor(23) performs switching on the parsed asynchronous frame. An ResE switching processor(24) performs VMAC(Virtual MAC) on the parsed ResE frame according to the position of a time slot in the ResE frame, and performs switching accordingly. A multiplexer(25) multiplexes the switched AsyncE frame and the ResE frame. An output unit(26) outputs the multiplexed frame.
Abstract translation: 提供能够进行时隙切换的住宅以太网交换设备及其时隙切换方法，以通过根据捆绑概念进行时隙切换来可变地分配带宽并获得带宽。 输入单元（21）接收帧。 解析器（22）将输入的帧划分成异步帧和ResE帧并解析它们。 AsyncE切换处理器（23）执行对解析的异步帧的切换。 ResE切换处理器（24）根据ResE帧中的时隙的位置在解析的ResE帧上执行VMAC（虚拟MAC），并相应地执行切换。 多路复用器（25）将切换的AsyncE帧和ResE帧复用。 输出单元（26）输出复用的帧。
-
8.发明授权
公开(公告)号：KR100886546B1
公开(公告)日：2009-03-02
申请号：KR1020070039530
申请日：2007-04-23
Applicant: 삼성전자주식회사
CPC classification number: H04N21/6131 , H04L1/0003 , H04L1/0014 , H04L1/0015 , H04N21/234381 , H04N21/23805 , H04N21/2383 , H04N21/2402 , H04N21/26216 , H04N21/2662 , H04N21/41407 , H04N21/6373 , H04N21/6379
Abstract: 본 발명은 와이브로(WiBro) 시스템의 단말에서 영상 데이터 전송시 비디오 코덱(CODEC(Coder/Decoder))의 비트 레이트(Bitrate) 제어 방법에 있어서, 송신측 단말에서 송신측과 수신측의 무선 채널 상태 정보를 검사하는 과정과, 송신측 단말에서 송신측의 무선 채널 상태 정보를 이용하여 비디오 코덱의 전송 비트 레이트를 결정하는 과정과, 수신측 단말이 사용하는 통신망이 송신측의 단말이 사용하는 통신망과 같은 경우에, 송신측 단말에서 수신측의 무선 채널 상태 정보를 이용하여 비디오 코덱의 전송 비트 레이트를 조정하는 과정을 포함한다.
와이브로, 비트 레이트, CINR, 비디오코덱, Cross Layer Optimization-
公开(公告)号：KR1020080107867A
公开(公告)日：2008-12-11
申请号：KR1020070056196
申请日：2007-06-08
Applicant: 삼성전자주식회사
IPC: H04N19/142 , H04N19/124
CPC classification number: H04N19/147 , H04N19/114 , H04N19/124 , H04N19/142 , H04N19/176
Abstract: A video encoding data rate control method is provided to perform the video encoding data rate control method stably in the change of a scene in a field of application in which the given bit rate is low and the frame rate is high and the availability bit is less. Whether to change the scene of the inputted current frame is confirmed(32). A complexity about the frame showing the scene change based on the intra coding scheme is calculated(34). An availability bit assigned to the frame showing the scene change in consideration of the intra coding scheme is predicted(20). A QP(Quantization Parameter) in consideration of complexity and the predicted availability bit of the computed frame is determined(106).
Abstract translation: 提供一种视频编码数据速率控制方法，用于在给定比特率低且帧速率高并且可用性比特少的应用领域中的场景变化中稳定地执行视频编码数据速率控制方法 。 确定是否改变输入的当前帧的场景（32）。 计算出基于帧内编码方案显示场景变化的帧的复杂度（34）。 预测分配给表示考虑帧内编码方案的场景变化的帧的可用性位（20）。 考虑到计算帧的复杂度和预测可用性位的QP（量化参数）被确定（106）。
-
公开(公告)号：KR1020080101503A
公开(公告)日：2008-11-21
申请号：KR1020070048700
申请日：2007-05-18
Applicant: 삼성전자주식회사
CPC classification number: H04L7/02 , H04L12/407
Abstract: A node apparatus for clock synchronization in a distributed control system and a method for clock synchronization reduce an error due to a rapid variation of a frequency scale factor by applying a weight value to a frequency scale factor to determine a frequency compensation factor. A slave port(221,225,23-1,23-2) receives the clock information transmitted from a host node apparatus and transmits the clock information to the local clock, and transmits the synchronization finishing information informing the termination of the synchronizing process with the host node apparatus to a master port. A local clock receives the clock information from the slave port and changes the clock inside the node device. One or more master ports receive the synchronization completion message from the slave port, and receive the changed clock from the local clock, and transmit the changed clock to the slave node.
Abstract translation: 分布式控制系统中的时钟同步的节点装置和时钟同步的方法通过对频率比例因子应用权重值来减小由频率比例因子的快速变化引起的误差，从而确定频率补偿因子。 从端口（221,225,23-1,23-2）接收从主机节点设备发送的时钟信息，并将时钟信息发送到本地时钟，并发送通知与主机终止同步处理的同步完成信息 节点设备到主端口。 本地时钟从从端口接收时钟信息，并更改节点设备内的时钟。 一个或多个主端口从从端口接收同步完成消息，并从本地时钟接收改变的时钟，并将改变的时钟发送到从节点。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.022 seconds)
