디커플링 구조체 및 이를 구비하는 반도체 장치
    1.
    发明公开
    디커플링 구조체 및 이를 구비하는 반도체 장치 审中-实审
    解除结构和半导体器件,包括它们

    公开(公告)号:KR1020160030036A

    公开(公告)日:2016-03-16

    申请号:KR1020150077496

    申请日:2015-06-01

    Abstract: 집적회로장치가제공된다. 상기집적회로장치는제 1 커패시터및 상기제 1 커패시터와다른제 2 커패시터를포함하는디커플링구조체를포함하고, 상기디커플링구조체는수직방향으로각각연장하는복수의제 1 도전패턴들, 상기수직방향으로각각연장하는제 2 도전패턴들, 상기제 1 도전패턴들및 상기제 2 도전패턴들을구조적으로지지하고수평방향으로연장하는통합지지구조체및 상기제 1 도전패턴들사이및 상기제 2 도전패턴들사이에제공되는공통전극을포함한다. 상기제 1 도전패턴들및 상기공통전극은상기제 1 커패시터의전극들을포함하고, 상기제 2 도전패턴들및 상기공통전극은상기제 2 커패시터의전극들을포함한다.

    Abstract translation: 提供集成电路装置。 该集成电路器件包括一个去耦结构,它包括一个第一电容和一个不同于第一个电容的第二个电容。 解耦结构包括:在垂直方向上分别延伸的多个第一导电图案; 第二导电图案在垂直方向上分别延伸; 整体支撑结构,其在结构上支撑第一导电图案和第二导电图案,并且在水平方向上延伸; 以及设置在第一导电图案和第二导电图案之间的公共电极。 第一导电图案和公共电极包括第一电容器的电极,第二导电图案和公共电极包括第二电容器的电极。 解耦结构可以减小半导体器件的尺寸。

    디커플링 구조체 및 이를 구비하는 반도체 장치

    公开(公告)号:KR102254183B1

    公开(公告)日:2021-05-24

    申请号:KR1020150077496

    申请日:2015-06-01

    Abstract: 집적회로장치가제공된다. 상기집적회로장치는제 1 커패시터및 상기제 1 커패시터와다른제 2 커패시터를포함하는디커플링구조체를포함하고, 상기디커플링구조체는수직방향으로각각연장하는복수의제 1 도전패턴들, 상기수직방향으로각각연장하는제 2 도전패턴들, 상기제 1 도전패턴들및 상기제 2 도전패턴들을구조적으로지지하고수평방향으로연장하는통합지지구조체및 상기제 1 도전패턴들사이및 상기제 2 도전패턴들사이에제공되는공통전극을포함한다. 상기제 1 도전패턴들및 상기공통전극은상기제 1 커패시터의전극들을포함하고, 상기제 2 도전패턴들및 상기공통전극은상기제 2 커패시터의전극들을포함한다.

    포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법
    3.
    发明公开
    포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법 审中-实审
    光掩模布局,精细图案形成方法以及半导体器件的制造方法

    公开(公告)号:KR1020170103147A

    公开(公告)日:2017-09-13

    申请号:KR1020160025528

    申请日:2016-03-03

    Abstract: 미세패턴형성방법에있어서, 식각대상막상에복수의제1 희생패턴들을형성한다. 제1 희생패턴들의측벽들상에제1 스페이서들을형성한다. 제1 희생패턴들을제거한다. 제1 스페이서들과교차하며, 각각라인부분및 상기라인부분보다폭이넓은탭 부분을포함하는복수의제2 희생패턴들을형성한다. 제2 희생패턴들의측벽들상에제2 스페이서들을형성한다. 제2 희생패턴들을제거한다. 제1 스페이서들및 제2 스페이서들의교차영역들에의해정의되는홀 영역들을통해식각대상막을식각한다.

    Abstract translation: 在精细图案形成方法中,多个第一牺牲图案形成在待蚀刻的膜上。 由此在第一牺牲图案的侧壁上形成第一间隔物。 第一个牺牲图案被删除。 使第一间隔件相交并形成多个第二牺牲图案,每个第二牺牲图案包括线部分和比线部分宽的接片部分。 由此在第二牺牲图案的侧壁上形成第二间隔物。 删除第二个牺牲模式。 通过由第一间隔物和第二间隔物的交叉区域限定的孔区域蚀刻蚀刻目标膜。

Patent Agency Ranking