公开(公告)号：KR100260551B1

公开(公告)日：2000-07-01

申请号：KR1019970018133

申请日：1997-05-10

Applicant: 삼성전자주식회사

Inventor： 전호철 ,  김정래 ,  김진우 ,  이주헌

IPC: H01L21/20

Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to reduce a soft error rate by using a metal material which has a superior shielding force with respect to α-particles. CONSTITUTION: A phosphorous silicate glass layer(102), which is a planar layer, is formed on an upper surface of a metal wiring layer(100). The first protective layer(104) is formed on an upper surface of the phosphorous silicate glass layer(102) in order to reduce the soft error. A metal layer(106) is formed on an upper surface of the first protective layer(104). The second protective layer(108) is formed on an upper surface of the metal layer(106). The first protective layer(104) is formed by depositing a phosphorous silicate glass layer by means of a chemical vapor deposition process. The planar layer(102) is formed by coating a spin-on-glass.

Abstract translation: 目的：提供半导体器件及其制造方法，通过使用相对于α-粒子具有优异的屏蔽力的金属材料来降低软错误率。 构成：在金属布线层（100）的上表面上形成作为平面层的磷酸硅玻璃层（102）。 为了减少软错误，在磷硅玻璃层（102）的上表面上形成第一保护层（104）。 金属层（106）形成在第一保护层（104）的上表面上。 第二保护层（108）形成在金属层（106）的上表面上。 通过化学气相沉积工艺沉积磷硅酸盐玻璃层来形成第一保护层（104）。 平面层（102）通过涂覆旋涂玻璃形成。

公开(公告)号：KR100192594B1

公开(公告)日：1999-06-15

申请号：KR1019960044853

申请日：1996-10-09

Applicant: 삼성전자주식회사

Inventor： 전호철

IPC: G06F12/08

Abstract: 본 발명에 따른 캐시구조를 채용한 컴퓨터시스템은, 온칩 캐시 및 외부 캐시의 태그 램으로서 캠회로를 사용하여 N웨이 셋트 연합메모리로 구성되며, 리얼 어드레스 캠과 에펙티브 어드레스 캠을 병렬로 구성하고, 1차캐시 및 2차캐시를 룩 어사이드 방식으로 연결한 것을 특징으로 한다.

公开(公告)号：KR1019980026424A

公开(公告)日：1998-07-15

申请号：KR1019960044853

申请日：1996-10-09

Applicant: 삼성전자주식회사

Inventor： 전호철

IPC: G06F12/08

Abstract: 본 발명에 따른 캐시구조를 채용한 컴퓨터시스템은, 온칩 캐시 및 외부 캐시의 태그 램으로서 캠회로를 사용하여 N웨이 셋트 연합메모리로 구성되며, 리얼 어드레스 캠과 에펙티브 어드레스 캠을 병렬로 구성하고, 1차캐시 및 2차캐시를 룩 어사이드 방식으로 연결한 것을 특징으로 한다.

公开(公告)号：KR1019990026795A

公开(公告)日：1999-04-15

申请号：KR1019970049087

申请日：1997-09-26

Applicant: 삼성전자주식회사

Inventor： 김진우 ,  전호철

IPC: G06F9/22

Abstract: 주기억장치, 및 상기 주기억장치에 저장되어 있는 데이터를 이용하여 명령들을 수행하는 명령 프로세싱 유니트를 구비하고, 명령 프로세싱 유니트는 디코딩부, 레지스터부, 전역 레지스터부, 레지스터 윈도우 설정부로써 구성되어 있는 마이크로프로세서가 개시되어 있다. 명령 디코딩부는 명령을 디코딩 하여, 이를 해당되는 일련의 복수의 프로시듀어들로써 전환한다. 레지스터부는 역할에 따라 파라미터 레지스터들, 지역 레지스터들, 및 임시 레지스터들로 구분되어 있는 복수의 레지스터 윈도우들을 구비한다. 전역 레지스터부는 하나 이상의 프로시듀어에 의해 엑세스 되는 전역 변수들을 저장하기 위한 복수의 전역 레지스터들로써 구성되어 있다. 레지스터 윈도우 설정부는 해당되는 프로시듀어에 대하여 해당되는 레지스터 윈도우의 크기를 설정하고 레지스터부 내부에서의 위치를 설정한다. 본 발명에 의하면, 일정 용도별로 분할되어 사용되는 일군의 레지스터들로써 구성되어 있는 레지스터 윈도우 개념에 더하여, 전역 레지스터부를 둠으로써, 하드웨어가 간단하고 또한 멀티-마이크로프로세서 유니트 시스템에 있어서 각 마이크로프로세서 유니트 사이의 공유 데이터를 처리할 경우에 있어서도 일정 영역을 할당하여 레지스터 레벨에서 처리할 수 있게 함으로써 그 처리 속도를 한층 빠르게 할 수 있는 효과를 가진다.

公开(公告)号：KR1019980083006A

公开(公告)日：1998-12-05

申请号：KR1019970018133

申请日：1997-05-10

Applicant: 삼성전자주식회사

Inventor： 전호철 ,  김정래 ,  김진우 ,  이주헌

IPC: H01L21/20

Abstract: 소프트 에러율을 감소시킬 수 있는 반도체 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는 최종 금속 배선층의 상부에 형성된 제1 보호층, 상기 제1 보호층의 상부에 소프트 에러를 감소시키기 위하여 형성된 금속층, 및 상기 금속층의 상부에 형성된 제2 보호층을 포함한다. α입자에 대한 차단력이 우수한 금속층을 보호층의 상부에 형성함으로써, α입자에 의한 소프트 에러율을 감소시킬 수 있다.

公开(公告)号：KR1019970052912A

公开(公告)日：1997-07-29

申请号：KR1019950067012

申请日：1995-12-29

Applicant: 삼성전자주식회사

Inventor： 전호철 ,  김석규

IPC: H01L21/316

Abstract: 본 발명에 의한 반도체 장치의 층간 절연막 형성 방법은 플라즈마 화학기상증착과 플라즈마 화학기상증착/저압 화학기상증착으로 절연막을 형성함으로써, 종래의 저압 화학기상증착에 의한 절연막 증착시 발생하는 하부 전도츠의 리프팅 현상과 고온에 의한 어택(attack) 현상을 줄일 수 있다.