레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체
    1.
    发明授权
    레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체 失效
    增加布局产量的方法和具有该布局的记录介质

    公开(公告)号:KR101269055B1

    公开(公告)日:2013-05-29

    申请号:KR1020060078456

    申请日:2006-08-19

    Inventor: 조대형

    CPC classification number: G06F17/5068

    Abstract: 레이아웃의수율을높이기위한방법및 상기방법이저장된기록매체가개시된다. 상기레이아웃의수율을높이기위한방법은레이아웃내에서레커멘드룰을만족시키지못하는메탈, 폴리, 액티브패턴을선택하여상기패턴에관련된룰들각각의그라운드룰, 레커멘드룰, 및페일율에기초하여추가될상기마진을결정하여레이아웃의수율을향상시킬수 있다.

    순차논리 셀의 타이밍 콘스트레인트 측정회로
    2.
    发明公开
    순차논리 셀의 타이밍 콘스트레인트 측정회로 无效
    用于测量序列细胞时序约束的电路

    公开(公告)号:KR1020040026899A

    公开(公告)日:2004-04-01

    申请号:KR1020020058532

    申请日:2002-09-26

    Inventor: 조대형

    Abstract: PURPOSE: A circuit for measuring timing constraint of a sequential cell is provided to precisely measure a timing constraint value of a flipflop and a latch cell on a silicon wafer, and verify a timing correlation between a measurement result and a simulation result by comparing a measured value with simulation data. CONSTITUTION: The first to the fourth pre-control circuit(PRCS1-4) receive a pulse input signal, and respectively generate the first to the fourth pre-controlled D-input signal and the first to fourth pre-controlled clock input signal by the first selection signal. The first to the fourth post-control circuit(POCS1-4) respectively receive the first to the fourth pre-controlled D-input signal and a reset signal, and respectively generate the first to the fourth D-input signal and the first to the fourth pre-controlled clock input signal. The first to the fourth D-flipflop(41-44) respectively receive the first to the fourth D-input signal and the reset signal, and respectively generate the first to the fourth D-flipflop output signal. The first multiplexer(45) receives the first to the fourth D-flipflop output signal and generates the multiplexer output signal by the second selection signal.

    Abstract translation: 目的:提供一种用于测量顺序单元的时序约束的电路,用于精确测量硅晶片上触发器和锁存单元的时序约束值,并通过比较测量结果与模拟结果之间的时间相关性来验证 值与模拟数据。 构成:第一至第四预控电路(PRCS1-4)接收脉冲输入信号,分别由第一至第四预控制的D输入信号和第一至第四预控时钟输入信号产生 第一选择信号。 第一至第四后置控制电路(POCS1-4)分别接收第一至第四预控制D输入信号和复位信号,分别产生第一至第四D输入信号,第一至第四输入信号 第四预控时钟输入信号。 第一至第四D触发器(41-44)分别接收第一至第四D输入信号和复位信号,分别产生第一至第四D触发器输出信号。 第一多路复用器(45)接收第一至第四D触发器输出信号,并通过第二选择信号产生多路复用器输出信号。

    레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체
    3.
    发明公开
    레이아웃의 수율을 높이기 위한 방법 및 상기 방법이저장된 기록 매체 失效
    增加布局产量的方法和具有该布局的记录介质

    公开(公告)号:KR1020080016765A

    公开(公告)日:2008-02-22

    申请号:KR1020060078456

    申请日:2006-08-19

    Inventor: 조대형

    Abstract: 레이아웃의수율을높이기위한방법및 상기방법이저장된기록매체가개시된다. 상기레이아웃의수율을높이기위한방법은레이아웃내에서레커멘드룰을만족시키지못하는메탈, 폴리, 액티브패턴을선택하여상기패턴에관련된룰들각각의그라운드룰, 레커멘드룰, 및페일율에기초하여추가될상기마진을결정하여레이아웃의수율을향상시킬수 있다.

    Abstract translation: 提供一种用于提高布局的产量的方法和具有该布局的记录介质的方法,以通过在布局的每个图案上确定具有最小故障率的边距来最小化布局的整体故障率。 选择满足布局中的所有规则的图案(S10)。 作为最小网格边缘的边距被添加到基于与基于地面的选择图案相关的多个规则中的至少一个的值和关于各个规则的推荐规则的值(S20 S30)。 计算至少一个规则根据补充的增加而变化的全失败率,并根据计算结果确定要添加的余量(S40 S70)。

    전자 장치 및 전자 장치의 알림 제공 방법
    4.
    发明公开
    전자 장치 및 전자 장치의 알림 제공 방법 审中-实审
    电子装置及其通知方法

    公开(公告)号:KR1020160026321A

    公开(公告)日:2016-03-09

    申请号:KR1020140114571

    申请日:2014-08-29

    Abstract: 본발명의한 실시예에따른전자장치의알림제공방법은제1 어플리케이션의알림정보를수신하는동작; 상기알림정보의적어도일부를포함하는제1 알림정보표시페이지를생성하는동작; 상기알림정보와관련된제1 오브젝트및 상기제1 오브젝트를포함하는요약정보표시페이지를생성하는동작; 상기요약정보표시페이지를디스플레이를통해표시하는동작; 및상기제1 오브젝트에대한사용자입력신호를기반으로, 상기제1 알림정보표시페이지를표시하는동작을포함하며, 상기요약정보표시페이지및 상기제1 알림정보표시페이지를생성하고표시하는동작은동일어플리케이션기반에서이루어지는것을포함할수 있다.

    Abstract translation: 提供了一种可以容易地验证接收的数据或通知信息的电子设备,以及用于提供电子设备的通知的方法。 根据本发明的实施例,提供电子设备的通知的方法包括以下操作:接收第一应用的通知信息; 生成包括所述通知信息的至少一部分的第一通知信息显示页面; 生成与所述通知信息相关的第一对象和包括所述第一对象的概要信息显示页面; 通过显示显示摘要信息显示页面; 以及基于第一对象上的用户输入信号显示第一通知信息显示页面。 基于相同的应用来执行生成和显示简要信息显示页面和第一通知信息显示页面的操作。

Patent Agency Ranking