직교 주파수 분할 다중화 시스템의 위상 옵셋 보정 장치 및방법
    1.
    发明公开
    직교 주파수 분할 다중화 시스템의 위상 옵셋 보정 장치 및방법 有权
    正交频分复用系统相位偏移校准的装置及方法

    公开(公告)号:KR1020100024597A

    公开(公告)日:2010-03-08

    申请号:KR1020080083230

    申请日:2008-08-26

    CPC classification number: H04L27/2666 H04J11/00

    Abstract: PURPOSE: An apparatus and a method for phase offset calibration in OFDM(Orthogonal Frequency Division Multiplexing) system are provided to minimize the influence of an oscillator jitter by compensating a phase effectively. CONSTITUTION: DACs(Digital to Analogue Converter)(343-1, 343-2) of a modem unit(340) generate respectively I signal and Q signal of single tone. ADCs(Analogue to Digital Converter)(341-1, 341-2) calculate the sampling value of a transmission path or a receiving path by respectively receiving I signal and Q signal in an antenna switching sending mode or an antenna switching receiving mode. The ADC inspects a current phase off-set exceeding a phase offset level of a specified level. The ADC compensates the phase off-set by generating a frame interrupt according to the current phase offset which exceeds the phase offset level of the specified level. The phase offset of the transmission path is corrected in a RTG section. The phase offset of the receiving path is corrected in a TTG section.

    Abstract translation: 目的:提供OFDM(正交频分复用)系统中的相位偏移校准的装置和方法,以通过有效地补偿相位来最小化振荡器抖动的影响。 构成:调制解调器单元(340)的DAC(数模转换器)(343-1,343-2)分别产生单音的I信号和Q信号。 ADC(模数转换器)(341-1,341-2)通过在天线切换发送模式或天线切换接收模式中分别接收I信号和Q信号来计算传输路径或接收路径的采样值。 ADC会检查当前相位偏移超过指定电平的相位偏移电平。 ADC通过根据超过指定电平的相位偏移电平的当前相位偏移产生帧中断来补偿相位偏移。 在RTG部分校正传输路径的相位偏移。 在TTG部分校正接收路径的相位偏移。

    반도체 소자의 컨택홀 형성 방법
    2.
    发明授权
    반도체 소자의 컨택홀 형성 방법 失效
    制造半导体芯片接触孔的方法

    公开(公告)号:KR100791326B1

    公开(公告)日:2008-01-03

    申请号:KR1020040069874

    申请日:2004-09-02

    Inventor: 이주현 조태희

    Abstract: 반도체 소자의 컨택홀 형성 방법이 제공된다. 반도체 소자의 컨택홀 형성 방법은, 기판 상에 에스에이씨(SAC : self-align contact) 패드층을 형성하는 단계, SAC 패드층 상에 제 1 절연층, 식각 저지층 및 제 2 절연층을 형성하는 단계로서, 상기 제 1 절연층은 상기 식각 저지층 및 상기 제 2 절연층의 습식 식각율보다 높은 물질로 형성하는 단계, 제 2 절연층 상에 비트 라인(BL : bit line) 패턴을 형성하는 단계, 제 2 절연층 및 식각 저지층을 건식 식각하여 제 1 절연층을 노출시키는 단계 및 노출된 제 1 절연층을 습식 식각하여 SAC 패드층을 노출시킴으로써 상기 비트 라인 하부와 절연된 컨택홀을 완성하는 단계를 포함한다..
    디램(DRAM), 컨택홀, BC(buried contact), BL(bit line), 저항, 미스얼라인 마진(misalign margin)

    휴대용 단말기의 안테나 장치
    3.
    发明公开
    휴대용 단말기의 안테나 장치 无效
    便携式终端中的ANTENA设备

    公开(公告)号:KR1020070101674A

    公开(公告)日:2007-10-17

    申请号:KR1020060033041

    申请日:2006-04-12

    Inventor: 조태희 최희찬

    CPC classification number: H01H3/46 H01H3/3052 H01Q1/242 H01Q5/20 H01Q5/50

    Abstract: An antenna apparatus in a portable terminal is provided to reduce a size and a cost of the portable terminal by reducing the number of antennas through a sharing of the antennas. An antenna apparatus in a portable terminal includes a first antenna(110), a second antenna(120), a first dual feeding unit(112), a second dual feeding unit(122), a code division multiple access module(114), and a wide band wireless communication module(134). The first antenna(110) transceives a wireless signal. The second antenna(120) transceives the wireless signal. The first dual feeding unit(112) divides and outputs a code division multiple access receiving signal and a satellite digital multimedia broadcasting signal from the wireless signal received from the first antenna(110). The second dual feeding unit(122) divides and outputs the satellite digital multimedia broadcasting and a wide band wireless communication receiving signal from the wireless signal received from the second antenna(120). The code division multiple access module(114) receives the code division multiple access receiving signal from the first dual feeding unit(112). The satellite digital multimedia broadcasting module(124) receives the satellite digital multimedia signal from the second dual feeding unit(122) and the first dual feeding unit(112). The wide band wireless communication module(134) receives the wide band wireless communication receiving signal from the second dual feeding unit(122).

    Abstract translation: 提供便携式终端中的天线装置,通过天线的共享来减少天线的数量来减小便携式终端的尺寸和成本。 便携式终端中的天线装置包括第一天线(110),第二天线(120),第一双馈电单元(112),第二双馈电单元(122),码分多址模块(114) 和宽带无线通信模块(134)。 第一天线(110)收发无线信号。 第二天线(120)收发无线信号。 第一双馈送单元(112)从从第一天线(110)接收的无线信号中分割并输出码分多址接收信号和卫星数字多媒体广播信号。 第二双馈电单元(122)从第二天线(120)接收的无线信号中划分并输出卫星数字多媒体广播和宽带无线通信接收信号。 码分多址模块(114)从第一双馈送单元(112)接收码分多址接收信号。 卫星数字多媒体广播模块(124)从第二双馈送单元(122)和第一双馈送单元(112)接收卫星数字多媒体信号。 宽带无线通信模块(134)从第二双馈电单元(122)接收宽带无线通信接收信号。

    액정표시장치
    5.
    发明授权
    액정표시장치 有权
    液晶显示器

    公开(公告)号:KR100696112B1

    公开(公告)日:2007-03-19

    申请号:KR1020050082193

    申请日:2005-09-05

    Abstract: 본 발명은 액정표시장치에 관한 것으로 액정표시패널과; 상기 액정표시패널의 배면에 위치하는 복수의 발광 다이오드와; 상기 복수의 발광 다이오드를 복수의 분할영역으로 나누며 상기 액정표시패널에 가까울수록 두께가 감소하는 격벽과; 상기 복수의 발광 다이오드에 전원을 공급하는 전원 공급부와; 상기 각 분할영역의 상기 발광 다이오드에 순차 반복적으로 전원을 공급하도록 상기 전원 공급부를 제어하는 전원 제어부를 포함하는 것을 특징으로 한다. 이에 의해 대비비가 향상된 액정표시장치가 제공된다.

    Abstract translation: 液晶显示装置技术领域本发明涉及一种液晶显示装置,更具体地说, 位于液晶显示面板的后表面上的多个发光二极管; 多个发光二极管(LED),被划分成多个分割区域并且具有朝着液晶显示面板减小的厚度; 电源,用于向所述多个发光二极管供电; 以及功率控制单元,用于控制电源单元顺序地并且重复地向各个分割区域的发光二极管供电。 由此,提供具有改善的对比度的液晶显示装置。

    퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들
    6.
    发明授权
    퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들 失效
    具有熔丝图案的半导体器件及其制造方法

    公开(公告)号:KR100675296B1

    公开(公告)日:2007-01-29

    申请号:KR1020050118854

    申请日:2005-12-07

    Abstract: 퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들을 제공한다. 이 방법들은 퓨즈 영역, 배선 영역 및 패드 영역을 갖는 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판 상에 도전막을 형성한다. 상기 퓨즈 영역 내의 상기 도전막을 부분식각하여 상기 도전막 보다 얇은 두께를 갖는 퓨즈 도전막을 형성한다. 상기 도전막 및 상기 퓨즈 도전막을 패터닝하여 상기 퓨즈 영역 내에 제 1 도전 패턴을 형성함과 동시에 상기 배선 영역 내에 제 2 도전 패턴을 형성한다.
    퓨즈 패턴, 부분식각, 퓨즈 도전막, 도전 패턴, 퓨즈창, 패드창, 금속 배선

    다이나믹한 영상을 위한 백라이트 유닛 및 이를 채용한디스플레이 장치
    7.
    发明公开
    다이나믹한 영상을 위한 백라이트 유닛 및 이를 채용한디스플레이 장치 有权
    用于动态图像的背光单元和使用它的显示器

    公开(公告)号:KR1020060112127A

    公开(公告)日:2006-10-31

    申请号:KR1020050034566

    申请日:2005-04-26

    Inventor: 정일용 조태희

    CPC classification number: F21V9/00 G09G3/3426 G09G2320/0633 G09G2360/16

    Abstract: A backlight unit and a display device adopting the same are provided to achieve dynamic and real images by independently controlling the currents supplied to light emitting elements to independently vary the brightness values of lights emitted from the light emitting elements. A plurality of light emitting elements(15) are disposed on a substrate(20), wherein the light emitting elements are electrically independent of each other. An image board analyzes an image signal to extract position information about regions requiring the relative variance of brightness. A controller(18) independently controls and drives light emitting elements disposed in regions corresponding to the position information inputted from the image board.

    Abstract translation: 提供背光单元和采用该背光单元的显示装置,以通过独立地控制提供给发光元件的电流来独立地改变从发光元件发射的光的亮度值来实现动态和真实图像。 多个发光元件(15)设置在基板(20)上,其中发光元件彼此电独立。 图像板分析图像信号以提取关于需要相对亮度变化的区域的位置信息。 控制器(18)独立地控制和驱动设置在与从图像板输入的位置信息相对应的区域中的发光元件。

    씨모오스 영상 소자를 위한 아날로그-디지털 변환기
    8.
    发明授权
    씨모오스 영상 소자를 위한 아날로그-디지털 변환기 有权
    模拟CMOS图像设备的转换器

    公开(公告)号:KR100517548B1

    公开(公告)日:2005-09-28

    申请号:KR1020020044984

    申请日:2002-07-30

    Inventor: 조태희

    CPC classification number: H04N5/335 H03M1/123 H03M1/56

    Abstract: 물리적 자극에 의해 제어되는 전류 소스에 대응하는 디지털 워드를 출력하기 위한 신호 처리 회로가 개시된다. 상기 신호 처리 회로는, 상기 물리적 자극에 의해 제어되는 전류 소스에 대응하는 신호와 시변 기준 신호(time varying reference signal)에 응답해서 아날로그 신호를 발생하는 아날로그 집적 회로와, 기준 신호를 발생하는 기준 신호 발생기와, 상기 아날로그 신호와 상기 기준 신호를 받아들이고, 상기 아날로그 신호와 상기 기준 신호를 비교하는 비교기와, 시작 신호와 상기 비교기의 출력의 천이로 표현되는 종료 신호에 의해 정의되는 시구간을 나타내는 상기 디지털 워드를 발생하는 출력 회로 그리고 상기 종료 신호에 응답해서 상기 비교기를 비활성시키는 제어기를 포함한다.

    고집적 반도체 기억소자의 퓨즈 영역들
    9.
    发明公开
    고집적 반도체 기억소자의 퓨즈 영역들 无效
    高集成半导体存储器件的保险丝区域

    公开(公告)号:KR1020050073343A

    公开(公告)日:2005-07-13

    申请号:KR1020040001709

    申请日:2004-01-09

    Inventor: 조태희

    CPC classification number: H01L23/5258

    Abstract: 고집적 반도체 기억소자의 퓨즈 영역들이 제공된다. 상기 퓨즈 영역들은 서로 인접한 제1 및 제2 영역들을 갖는 반도체기판을 구비한다. 상기 반도체기판 상에 하부 층간절연막이 적층되고, 상기 하부 층간절연막 상에 하부배선들이 서로 평행하도록 배치된다. 상기 하부배선들은 상기 제1 영역 내에 위치하는 홀수 번째의 배선들 및 상기 제2 영역 내에 위치하는 짝수 번째의 배선들을 갖는 하부 배선들을 갖는다. 상기 하부 배선들 및 상기 하부 층간절연막은 중간 층간절연막으로 덮여진다. 상기 제1 영역 내의 상기 중간 층간절연막 상에 짝수 번째의 퓨즈들이 서로 평행하도록 배치된다. 상기 짝수 번째의 퓨즈들은 각각 상기 짝수 번째의 하부 배선들에 전기적으로 접속된다. 상기 제2 영역 내의 상기 중간 층간절연막 상에 홀수 번째의 퓨즈들이 서로 평행하도록 배치된다. 상기 홀수 번째의 퓨즈들은 각각 상기 홀수 번째의 하부 배선들에 전기적으로 접속된다. 상기 퓨즈들 및 상기 중간 층간절연막은 상부 층간절연막으로 덮여진다. 결과적으로, 상기 퓨즈들 사이의 간격들이 실질적으로 증가된다.

    반도체 배선 구조 및 그 형성 방법
    10.
    发明授权
    반도체 배선 구조 및 그 형성 방법 失效
    반도체선구조및그형성방법

    公开(公告)号:KR100441252B1

    公开(公告)日:2004-07-21

    申请号:KR1020020035926

    申请日:2002-06-26

    Inventor: 조태희

    Abstract: PURPOSE: A structure of a wire for semiconductor and a forming method therefor are provided to prevent the damage of a lower structure by forming a spacer for protecting the lower structure on a sidewall of a wiring pattern. CONSTITUTION: A structure of a wire for semiconductor includes a semiconductor substrate(31), an interlayer dielectric(32), a contact hole(40), a wiring pattern(49), and a spacer(51). The interlayer dielectric(32) is formed on an upper surface of the semiconductor substrate(31). The contact hole(40) is formed on a predetermined position of the interlayer dielectric(32). The wiring pattern(49) is formed on an upper surface of the interlayer dielectric(32). The wiring pattern(49) includes a conductive layer pattern(44) for filling the contact hole(40) and a capping layer pattern(48) laminated on the conductive layer pattern(44). The spacer(51) is formed on a sidewall of the wiring pattern(49).

    Abstract translation: 目的:提供用于半导体的导线的结构及其形成方法,以通过形成用于保护布线图案的侧壁上的下部结构的间隔件来防止下部结构的损坏。 构成:半导体用布线的构造包括半导体基板(31),层间绝缘膜(32),接触孔(40),布线图案(49)和隔离物(51)。 层间电介质(32)形成在半导体基板(31)的上表面上。 接触孔(40)形成在层间电介质(32)的预定位置上。 布线图案(49)形成在层间电介质(32)的上表面上。 布线图案(49)包括用于填充接触孔(40)的导电层图案(44)和层叠在导电层图案(44)上的覆盖层图案(48)。 间隔物(51)形成在布线图案(49)的侧壁上。

Patent Agency Ranking