公开(公告)号：KR100664307B1

公开(公告)日：2007-01-04

申请号：KR1020040063709

申请日：2004-08-13

Applicant: 삼성전자주식회사

Inventor： 최덕용

IPC: G02B6/13 ,  G02B6/136 ,  G02B6/12

CPC classification number: G02B6/1228 ,  G02B6/136

Abstract: 수직 방향으로 테이퍼링되는 구조물에 대한 제작방법이 개시된다. 본 제작방법은, 웨이퍼 상부의 소정 영역에 스페이서층(spacer layer)을 적층하는 단계, 스페이서층 상부 표면 상의 소정 영역에 마스크층(mask layer)을 적층하는 단계, 및 스페이서층을 오버에칭하여 마스크층 하부의 일정영역까지 식각함으로써, 스페이서층 및 마스크층으로 구성된 캔틸레버(cantilever) 형태의 쉐도우 마스크(shadow mask)를 제작하는 단계를 포함한다. 이에 따라, 수십 마이크론 단위로 수직 테이퍼링 구조물을 제작할 수 있다. 이러한 구조물은 광도파로로 사용되어 광섬유와의 결합된 경우에 발생하는 결합손실을 줄일 수 있게 된다.
광도파로, 광섬유, 수직 테이퍼링 구조, 마스크

公开(公告)号：KR100433878B1

公开(公告)日：2004-06-04

申请号：KR1020020051359

申请日：2002-08-29

Applicant: 삼성전자주식회사

Inventor： 이주훈 ,  최덕용

IPC: G02B6/12

CPC classification number: G02B6/125 ,  G02B6/1228 ,  G02B6/136 ,  G02B6/305 ,  G02B2006/12173 ,  G02B2006/12195

Abstract: Disclosed is a method for fabricating planar light waveguide circuits, wherein the circuit has a structure that includes a substrate comprised of core (402) and under clad layers (401), an optical circuit (411), and a plurality of arrayed waveguides (412) coupled thereon. More specifically, the method includes the steps of layering a hard layer (420) on the core layer (402) for forming a mask pattern of the planar light waveguide circuit, forming the mask pattern on the hard layer (420), layering a photoresist layer (410) on branch of the optical circuit (411) and the arrayed waveguides (412) of the mask pattern, forming a vertical taper structure on the photoresist layer (410) using a gray scale mask, and etching the core layer (402) using the photoresist layer (410) with the vertical taper structure and the mask pattern.

Abstract translation: 公开了一种用于制造平面光波导电路的方法，其中该电路具有包括由芯（402）和下包层（401）组成的衬底，光学电路（411）和多个阵列波导（412） ）耦合在其上。 更具体地，该方法包括以下步骤：在芯层​​（402）上形成硬层（420）以形成平面光波导电路的掩模图案，在硬层（420）上形成掩模图案，将光致抗蚀剂 在光学电路（411）的分支上的层（410）和掩模图案的阵列波导（412），使用灰度掩模在光致抗蚀剂层（410）上形成垂直锥形结构，并且蚀刻核心层（402 ）使用具有垂直锥形结构和掩模图案的光致抗蚀剂层（410）。 ＆lt;图像＆GT;

公开(公告)号：KR1020030072001A

公开(公告)日：2003-09-13

申请号：KR1020020011511

申请日：2002-03-05

Applicant: 삼성전자주식회사

Inventor： 이주훈 ,  최덕용 ,  김동수

IPC: H01L21/60

CPC classification number: G02B6/423 ,  G02B6/4232 ,  H01S5/02

Abstract: PURPOSE: A flip chip bonding structure and a flip chip bonding method are provided to be capable of improving adhesive force and removing misalignment of vertical direction when bonding. CONSTITUTION: A flip chip bonding structure includes a PLC(Planar Lightwave Circuit) and an optical device. The PLC further includes a semiconductor substrate(31), an under-clad layer(32) having a concave part, a vertical alignment structure(32'), an electrode(35) and a solder bump(36). The vertical alignment structure(32') is formed on the concave part of the under-clad layer(32). The optical device is bonded to the PLC by using the solder bump(36).

Abstract translation: 目的：提供一种倒装芯片接合结构和倒装芯片接合方法，以便能够在接合时提高粘附力并消除垂直方向的不对准。 构成：倒装芯片接合结构包括PLC（平面光波电路）和光学器件。 PLC还包括半导体衬底（31），具有凹部的下覆层（32），垂直取向结构（32'），电极（35）和焊料凸块（36）。 垂直取向结构（32'）形成在下包层（32）的凹部上。 光学装置通过使用焊料凸块（36）与PLC结合。

公开(公告)号：KR100342471B1

公开(公告)日：2002-06-28

申请号：KR1020000040909

申请日：2000-07-18

Applicant: 삼성전자주식회사

Inventor： 정선태 ,  최덕용 ,  이주훈

IPC: G02B6/02

Abstract: 본 발명은 니켈 식각 마스크 제조방법에 관한 것으로서, 개시된 니켈 식각 제조방법은 금속 식각 마스크 제조방법에 있어서, (a) 준비된 실리카 막상에 크롬을 스퍼터링하는 제1단계; (b) 상기 형성된 크롬 층상에 두꺼운 PR을 도포하는 제2단계; (c) 상기 도포된 PR 층을 패터닝하는 제3단계; (d) 상기 형성된 PR패턴 층위에 제1니켈을 스퍼터링하는 제4단계; (e) 상기 크롬 층상에 형성된 제1니켈 층상에 도금법을 이용하여 제2니켈 층을 형성하는 제5단계; (f) 아세톤을 이용하여 상기 PR패턴 층과, 상기 PR패턴 층상에 형성된 제1니켈 층을 제거하는 제6단계; 및 (g) 상기 크롬 층을 가스를 사용하여 플라즈마내에서 건식 식각하여 제거하는 제7단계로 이루어진다. 따라서, 본 발명은 공정이 단순화되었다.

公开(公告)号：KR100590533B1

公开(公告)日：2006-06-15

申请号：KR1020040001811

申请日：2004-01-10

Applicant: 삼성전자주식회사

Inventor： 최덕용 ,  황웅린

IPC: H01L31/10

Abstract: n+형 실리콘 기판과; 기판 상에 에피 성장되는 진성층과; 진성층 상에 에피 성장되며, 수광영역의 일부에서 제거된 구조 또는 200nm 이하의 두께로 된 p+ 층;을 포함하는 것을 특징으로 하는 실리콘 포토 다이오드가 개시되어 있다.
개시된 실리콘 포토 다이오드는 400nm 근방의 짧은 파장의 광에 대해서도 충분한 광전 변화 효율과 반응 속도를 가진다. 또한, 개시된 실리콘 포토 다이오드는, 에피 성장에 의해 p+ 층이 형성되므로, 부가적인 고온 어닐링 공정이 불필요하다.

公开(公告)号：KR1020040019684A

公开(公告)日：2004-03-06

申请号：KR1020020051359

申请日：2002-08-29

Applicant: 삼성전자주식회사

Inventor： 이주훈 ,  최덕용

IPC: G02B6/12

CPC classification number: G02B6/125 ,  G02B6/1228 ,  G02B6/136 ,  G02B6/305 ,  G02B2006/12173 ,  G02B2006/12195

Abstract: PURPOSE: A method for fabricating a planar waveguide device of a vertical taper structure is provided, which does not have an optical signal loss due to mismatch in a connection part between an optical element and a waveguide array. CONSTITUTION: According to the method for forming a planar waveguide device of vertical taper structure, a hard layer is stacked to form a mask pattern of the planar waveguide device on a core layer(300). The mask pattern is formed on the hard layer(310). A photoresist layer is stacked on a part where an optical element of the mask pattern is combined with a waveguide array(320). The photoresist layer is formed as a vertical taper structure using a gray scale mask on the photoresist layer(330). And the core layer is etched using the photoresist layer and the mask pattern(340).

Abstract translation: 目的：提供一种垂直锥形结构的平面波导装置的制造方法，其由于光学元件与波导阵列之间的连接部分的失配而不具有光信号损失。 构成：根据垂直锥形结构的平面波导装置的形成方法，堆叠硬质层以在芯层（300）上形成平面波导装置的掩模图案。 掩模图案形成在硬质层（310）上。 光掩模层层叠在掩模图案的光学元件与波导阵列（320）组合的部分上。 光致抗蚀剂层在光致抗蚀剂层（330）上使用灰度掩模形成为垂直锥形结构。 并且使用光致抗蚀剂层和掩模图案（340）蚀刻芯层。

公开(公告)号：KR100421149B1

公开(公告)日：2004-03-04

申请号：KR1020010041456

申请日：2001-07-11

Applicant: 삼성전자주식회사

Inventor： 최덕용 ,  이주훈

IPC: G02B5/18

Abstract: PURPOSE: An optical waveguide row lattice having a three dimensional tapered connector and a method for manufacturing the same are provided to minimize a loss of an optical signal due to a clad layer which is formed between optical waveguides forming an optical waveguide row lattice. CONSTITUTION: A core layer(530) is formed on a substrate(510). An etching mask(540) is formed on the core layer(530) using a photo resist layer(550) having a predetermined pattern. A seed layer is formed on the exposed core layer and the photo resist layer(550). The seed layer is formed by a conductive material. An electroplating is performed in order to form a metal plating layer on the seed layer. The photo resist layer(550) and the metal plating layer formed on the photo resist layer(550) are removed by means of a wet etching method. The substrate(510) performed by the above steps is plasma-etched to form an optical waveguide.

Abstract translation: 目的：提供一种具有三维锥形连接器的光波导行栅格及其制造方法，以最小化由于在形成光波导行栅格的光波导之间形成的包层而导致的光信号的损失。 构成：芯层（530）形成在基板（510）上。 使用具有预定图案的光致抗蚀剂层（550）在核心层（530）上形成蚀刻掩模（540）。 在暴露的芯层和光致抗蚀剂层（550）上形成晶种层。 种子层由导电材料形成。 进行电镀是为了在种子层上形成金属镀层。 通过湿蚀刻方法去除光致抗蚀剂层（550）和形成在光致抗蚀剂层（550）上的金属镀层。 通过上述步骤进行的衬底（510）被等离子蚀刻以形成光波导。

公开(公告)号：KR1020040003457A

公开(公告)日：2004-01-13

申请号：KR1020020038169

申请日：2002-07-03

Applicant: 삼성전자주식회사

Inventor： 이주훈 ,  최덕용

IPC: G02B6/12

CPC classification number: G02B6/1228 ,  G02B6/136

Abstract: PURPOSE: A method for manufacturing a tapered waveguide is provided to reduce the manufacturing process and control a shape of the waveguide accurately by using a gray scale mask. CONSTITUTION: An under-clad layer(32) and a core layer are sequentially deposited on a substrate(31). A photoresist is applied on the core layer and exposed using a gray scale mask. A desired photoresist profile is obtained by adjusting an ultraviolet transmittance of the gray scale mask. A photoresist pattern is formed through exposing and developing processes. The photoresist pattern and the core layer are etched through a dry-etching process to form a core pattern(33'). A taper is formed on the core pattern(33'). After applying a photoresist on the core pattern(33') on which the taper is formed, a photoresist mask pattern(35) is formed in order to manufacture a waveguide having a horizontal taper through a lithography process. The waveguide is formed by etching a lower-core layer using the photoresist mask pattern(35) as a mask, and then an over-clad layer is deposited.

Abstract translation: 目的：提供一种用于制造锥形波导的方法，以通过使用灰度掩模来精确地减少制造过程并且控制波导的形状。 构成：在衬底（31）上依次沉积下覆层（32）和芯层。 将光致抗蚀剂施加在芯层上并使用灰度掩模进行曝光。 通过调整灰度掩模的紫外线透射率来获得所需的光致抗蚀剂轮廓。 通过曝光和显影工艺形成光致抗蚀剂图案。 通过干蚀刻工艺蚀刻光致抗蚀剂图案和芯层以形成芯图案（33'）。 在芯图案（33'）上形成锥形。 在其上形成有锥形的芯图案（33'）上施加光致抗蚀剂之后，形成光致抗蚀剂掩模图案（35），以通过光刻工艺制造具有水平锥度的波导。 通过使用光致抗蚀剂掩模图案（35）作为掩模蚀刻下芯层来形成波导，然后沉积外包层。

公开(公告)号：KR1020020007562A

公开(公告)日：2002-01-29

申请号：KR1020000040909

申请日：2000-07-18

Applicant: 삼성전자주식회사

Inventor： 정선태 ,  최덕용 ,  이주훈

IPC: G02B6/02

CPC classification number: H01L21/0332 ,  G02B6/136 ,  G02B2006/12061 ,  G02B2006/12173 ,  G02B2006/12176

Abstract: PURPOSE: A nickel etching mask manufacturing method is provided to simplify a process of making a thick metal mask by excluding a wet etching and a cleaning. CONSTITUTION: A chromium seed layer(22) is sputtered on a silica film formed on a silicon substrate. A thick PR layer is coated on the chromium seed layer. The PR layer is patterned by immersing the same into a chlorobenzene solution. A first nickel layer is sputtered on the PR pattern, so that a first nickel seed layer being layered on the PR pattern and on the chromium layer between the PR pattern. A second nickel layer(28) is formed on a first nickel layer(27) only on the chromium layer by plating. The PR pattern and the first nickel layer on the PR pattern are removed with acetone. The chromium seed layer is dry etched out in plasma by using gas.

Abstract translation: 目的：提供一种镍蚀刻掩模制造方法，通过排除湿式蚀刻和清洁来简化制作厚金属掩模的工艺。 构成：将铬籽晶层（22）溅射在形成于硅衬底上的二氧化硅膜上。 在铬种子层上涂覆厚的PR层。 通过将PR层浸入氯苯溶液中来构图PR层。 在PR图案上溅射第一镍层，使得在PR图案上和在PR图案之间的铬层上层叠第一镍籽晶层。 通过电镀仅在铬层上的第一镍层（27）上形成第二镍层（28）。 PR图案和PR图案上的第一个镍层用丙酮除去。 通过使用气体在等离子体中干蚀刻铬籽晶层。

公开(公告)号：KR100526527B1

公开(公告)日：2005-11-08

申请号：KR1020020075365

申请日：2002-11-29

Applicant: 삼성전자주식회사

Inventor： 최덕용

IPC: G03F1/48 ,  G03F1/76 ,  G03F7/00

Abstract: 본 발명은 포토마스크에 관한 것으로, 특히 접촉식 노광방식을 이용한 감광막(photoresist) 마스크 패턴 형성시, 피식각층 위의 감광막과 포토마스크 사이의 접착력으로 인해 감광막이 박리되는 것을 방지하는 포토마스크에 관한 것이다.
이를 위해 본 발명은 투명기판과, 상기 투명기판 상에 차광성 패턴을 구비하는 포토마스크에 있어서, 상기 포토마스크와 접촉되는 피식각층 상에 형성된 감광막과 상기 차광성 패턴과의 접착력 감소를 위해 상기 투명기판과 상기 차광성 패턴 상에 형성되는 투명 재질의 친수성막을 더 포함함을 특징으로 한다.