Abstract:
A system for generating a motor driving signal is provided. The system for generating a motor driving signal comprises a voltage distributor for distributing a supply voltage according to the setting to generate a reference voltage; a first control unit for receiving a first input signal which is an analog signal to be initialized, changing the size of the first input signal in a first level, and outputting a first output signal of which size is bigger than the reference voltage; and a second control unit for receiving the first output signal to be initialized, changing the size of the first output signal in a second level which is smaller than the first level, and generating a second output signal adjacent to the reference voltage relatively to the first output signal, wherein the first control unit includes a first control logic for receiving the first output signal, comparing the size of the first output signal with the reference voltage and outputting a gain control signal consisting of n-bits (wherein n is a natural number) and a first gain adjustment unit for receiving the gain control signal and changing the size of the first input signal in the first level.
Abstract:
PURPOSE: A frequency compensating method of a gm-C filter and an apparatus using the same are provided to prevent the frequency variation of the gm-C filter depending on process deviation. CONSTITUTION: A gm-C oscillator(100) creates an oscillation signal with a frequency varying according to process deviation. A frequency compensation circuit(200) creates a compensation code for controlling the cutoff frequency of a gm-C filter(300). The frequency compensation circuit outputs a determined compensation code to the gm-C filter or creates a variable current. The transconductance of the gm-C oscillator and the gm-C filter is controlled by the variable current.
Abstract:
주파수 합성 회로 및 주파수 합성 방법이 개시된다. 본 발명의 주파수 합성 회로는 입력 신호쌍을 수신하여 발진 신호쌍들을 발생시키는 링 오실레이터 블락과, 링 오실레이터 블락의 발진 신호쌍들을 입력하여 일정 듀티 사이클을 만족하는 출력 신호들을 발생하는 듀티 버퍼들과, 듀티 버퍼들의 출력 신호들을 입력하고 듀티 버퍼들의 출력 신호들을 배타적 논리합한 출력 신호와 논리곱한 출력 신호들을 발생하는 반가산기들과, 그리고 링 오실레이터 블락의 발진 신호, 반가산기의 배타적 논리합한 출력 신호, 그리고 논리곱한 출력 신호 중에서 어느 하나를 선택하는 스위치를 포함한다. 따라서, 고주파의 링 오실레이터 블락의 발진 주파수 출력 신호와 링 오실레이터 블락의 발진 주파수 보다 2배 높은 주파수의 출력 신호와 입력 신호와 동일한 주파수의 출력 신호를 얻어 이를 선택적으로 선택할 수 있다.
Abstract:
A filter for equalizer is provided to minimize dimension and power consumption by correcting a group delay without a separate all-pass filter. A filter(300) for equalizer comprises a first low pass filter unit(301) and an equalization performing unit. The first low pass filter unit performs a low frequency band filtering of an input signal. The equalization performing unit receives an output signal of the first low pass filter unit, amplifies the input signal by applying a variable gain value, and includes a plurality of biquad low pass filter units(310) and a boosting block(340). A plurality of biquad low pass filter units is serially connected to the first low pass filter unit. The boosting block is parallel connected to a first biquad low pass filter unit among the biquad low pass filter units.
Abstract:
저역 통과 특성을 가진 이퀄라이저 회로에 군지연 보상 회로를 개재하여 전대역 필터 특성을 가지고, 군지연에 따른 신호의 왜곡을 최소화하기 위한 이퀄라이저가 개시된다. 군지연 보상 회로는 이득 조절 회로에 병렬로 위치하며, 이퀄라이저의 전체 전달함수 특성에서 영점을 제어하는 역할을 수행한다. 영점의 제어에 의해 전달함수의 이득의 크기에는 영향을 미치지 않으면서, 전대역 필터의 특성을 가진 이퀄라이저가 얻어질 수 있다.