公开(公告)号：KR1020130120969A

公开(公告)日：2013-11-05

申请号：KR1020120084943

申请日：2012-08-02

Applicant: 삼성전자주식회사 ,  포항공과대학교 산학협력단

Inventor： 김동원 ,  정윤하 ,  김대만 ,  박수영 ,  백록현 ,  박찬훈 ,  이상현

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/42392 ,  H01L29/1033

Abstract: Provided is a field effect transistor which includes a drain region, a source region, and a channel region. Provided are a gate electrode which surrounds a part of the channel region and a gate insulation layer which is located between the channel region and the gate electrode. The cross section of the channel region in contact with the source region is smaller than the cross section of the channel region in contact with the drain region.

Abstract translation: 提供了包括漏极区域，源极区域和沟道区域的场效应晶体管。 提供围绕沟道区的一部分的栅电极和位于沟道区和栅电极之间的栅极绝缘层。 与源极区域接触的沟道区域的截面小于与漏极区域接触的沟道区域的截面。

公开(公告)号：KR100238199B1

公开(公告)日：2000-01-15

申请号：KR1019960031531

申请日：1996-07-30

Applicant: 삼성전자주식회사 ,  학교법인 포항공과대학교

Inventor： 김대만 ,  조명관

IPC: H01L27/115

CPC classification number: H01L29/66825 ,  G11C16/0416 ,  H01L29/7885

Abstract: 플래쉬 이이피롬 장치에 관하여 개시한다. 본 발명은 제1 도전형의 반도체 기판 표면 근방의 채널 영역을 사이에 두고 그 양 옆에 형성되고, 상기 제1 도전형과 반대의 제2 도전형의 불순물이 도핑된 소오스 영역 및 드레인 영역과, 상기 소오스 영역과 인접한 상기 채널 영역에 형성되고, 상기 제1 도전형의 불순물이 상기 반도체 기판보다 높은 농도로 도핑된 제1 불순물 영역과, 상기 드레인 영역과 인접한 상기 채널 영역에 형성되고, 상기 제2 도전형의 불순물이 상기 소오스 및 드레인 영역보다 낮은 농도로 도핑된 제2 불순물 영역과, 상기 채널 영역 상의 전면에 걸쳐 균일한 두께로 형성된 게이트 절연막과, 상기 게이트 절연막 상의 전면에 걸쳐 형성된 플로팅 게이트와, 상기 플로팅 게이트 상에 순차적으로 형성된 층간절연막 및 조절 게이트를 포함한다. 이에 따라, 본 발명의 플래쉬 EEPROM 장치의 셀은 집적도를 향상시킬 수 있고, 프로그램 효율을 향상시킬 수 있다.

公开(公告)号：KR1019980013095A

公开(公告)日：1998-04-30

申请号：KR1019960031531

申请日：1996-07-30

Applicant: 삼성전자주식회사 ,  학교법인 포항공과대학교

Inventor： 김대만 ,  조명관

IPC: H01L27/115