公开(公告)号：KR1020160080649A

公开(公告)日：2016-07-08

申请号：KR1020140193278

申请日：2014-12-30

Applicant: 서강대학교산학협력단

Inventor： 안길초 ,  오주원

IPC: H03M1/12

CPC classification number: H03M1/12

Abstract: 본발명은변환시간이스케일링되는알고리즘아날로그디지털변환기및 이를이용한변환방법에관한것으로, 알고리즘(algorithmic) 아날로그디지털변환기는, 입력신호로부터선택된아날로그신호를디지털신호로변환하는플래시(flash) ADC(analog-to-digital converter) 및플래시 ADC으로부터출력되는디지털신호를아날로그신호로변환하고, 입력신호와변환된아날로그신호와의차이를증폭하여잔류전압을생성하는 MDAC(multiplying digital-to-analog converter)을포함하며, MDAC을통해잔류전압을생성하는사이클(cycle)을일정횟수만큼반복함으로써출력신호를생성하되, 사이클의반복횟수에따라변환시간(conversion time) 및변환에사용되는커패시터의크기를점진적으로감소시킨다.

Abstract translation: 本发明涉及一种用于缩放转换时间的算法模数转换器及其转换方法。 算法模数转换器包括：将从输入信号中选出的模拟信号转换为数字信号的闪存模数转换器（ADC）; 以及将由闪存ADC输出的数字信号转换为模拟信号的乘法数模转换器（MDAC），并通过放大输入信号和后一模拟信号之间的差产生残留电压。 通过重复一个循环来产生输出信号，其中通过MDAC生成剩余电压，预定次数，以及转换时间和用于转换的电容器的尺寸同时根据数量逐渐减小 重复循环。

公开(公告)号：KR101692698B1

公开(公告)日：2017-01-05

申请号：KR1020140193278

申请日：2014-12-30

Applicant: 서강대학교산학협력단

Inventor： 안길초 ,  오주원

IPC: H03M1/12

Abstract: 본발명은변환시간이스케일링되는알고리즘아날로그디지털변환기및 이를이용한변환방법에관한것으로, 알고리즘(algorithmic) 아날로그디지털변환기는, 입력신호로부터선택된아날로그신호를디지털신호로변환하는플래시(flash) ADC(analog-to-digital converter) 및플래시 ADC으로부터출력되는디지털신호를아날로그신호로변환하고, 입력신호와변환된아날로그신호와의차이를증폭하여잔류전압을생성하는 MDAC(multiplying digital-to-analog converter)을포함하며, MDAC을통해잔류전압을생성하는사이클(cycle)을일정횟수만큼반복함으로써출력신호를생성하되, 사이클의반복횟수에따라변환시간(conversion time) 및변환에사용되는커패시터의크기를점진적으로감소시킨다.

Abstract translation: 本发明涉及一种用于缩放转换时间的算法模数转换器及其转换方法。 算法模数转换器包括：将从输入信号中选出的模拟信号转换为数字信号的闪存模数转换器（ADC）; 以及将由闪存ADC输出的数字信号转换为模拟信号的乘法数模转换器（MDAC），并通过放大输入信号和后一模拟信号之间的差产生残留电压。 通过重复一个循环来产生输出信号，其中通过MDAC生成剩余电压，预定次数，以及转换时间和用于转换的电容器的尺寸同时根据数量逐渐减小 重复循环。