公开(公告)号：KR101326534B1

公开(公告)日：2013-11-08

申请号：KR1020070045483

申请日：2007-05-10

Applicant: 서울과학기술대학교 산학협력단

Inventor： 김은경 ,  김성동 ,  안효석 ,  장동영

IPC: H01L21/60

CPC classification number: H01L2224/16225

Abstract: 본 발명은 플립 칩을 구성하는 금속 배선 간의 피치가 감소하더라도 금속 배선과 전기적으로 연결된, 플립 칩 상의 범프와 기판의 패드 간의 정확한 정렬 및 본딩을 실현할 수 있는 구조를 갖는 플립 칩 패키지를 개시한다.
본 발명에 따른 플립 칩 패키지는 금속 배선 및 금속 배선과 전기적으로 연결된 범프를 포함하는 플립 칩; 및
일면에 캐비티가 형성되어 있으며, 터미널과 연결된 도전성 패드가 캐비티 내의 표면에 형성된 기판을 포함하여, 플립 칩의 범프가 캐비티에 의하여 안내, 정렬되어 기판의 도전성 패드에 본딩된 플립 칩 패키지로서,
상기 캐비티는 상기 기판 상에 형성된 소정 높이의 유기물층에 의해 형성되되, 상기 플립 칩을 수용할 수 있도록 플립 칩 보다 큰 넓이로 형성함을 포함하며,
상기 플립 칩은 캐비티 내에 위치한 채 플립 칩의 범프와 기판의 도전성 패드가 대응 본딩되되, 상기 플립 칩은 그 측면부가 상기 캐비티의 상단에 대응하도록 하단 에지가 상기 캐비티 내에 삽입되고, 상기 캐비티의 내벽과 플립 칩의 외주면 사이의 공간에는 언더필 수지를 채워넣어 상기 플립 칩이 상기 위치에서 유동되지 않도록 고정한 것을 더 포함하는 것이다.
플립 칩, 패드, 범프

公开(公告)号：KR1020080107589A

公开(公告)日：2008-12-11

申请号：KR1020070055524

申请日：2007-06-07

Applicant: 서울과학기술대학교 산학협력단

Inventor： 김은경 ,  김성동 ,  안효석 ,  장동영

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L24/81 ,  H01L2224/16 ,  H01L2224/81801 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014

Abstract: A flip chip package is provided to maintain the exact alignment of the bump and the conductive pad by the attractive force. A flip chip package comprises the flip chip(10), and the substrate(20). The flip chip comprises the metal wiring and the bump electrically connected to the metal wiring. The substrate is electrically connected to the terminal. The substrate has bumps(11,12) which correspond to the flip chip and conductive pads(21,22) which are bonded to the flip chip. At least two bump and the pads of the substrate have the opposite polarity, so that the attractive force is exist between the bump and the pad.

Abstract translation: 提供倒装芯片封装以通过吸引力来保持凸块和导电垫的精确对准。 倒装芯片封装包括倒装芯片（10）和衬底（20）。 倒装芯片包括电连接到金属布线的金属布线和凸块。 基板电连接到端子。 衬底具有对应于倒装芯片的凸块（11,12）和接合到倒装芯片的导电焊盘（21,22）。 至少两个凸块和衬底的焊盘具有相反的极性，使得凸起和焊盘之间存在吸引力。

公开(公告)号：KR1020080099655A

公开(公告)日：2008-11-13

申请号：KR1020070045483

申请日：2007-05-10

Applicant: 서울과학기술대학교 산학협력단

Inventor： 김은경 ,  김성동 ,  안효석 ,  장동영

IPC: H01L21/60

CPC classification number: H01L2224/16225

Abstract: The predetermined space is formed due to the insulating layer formed around the conductive pad of the substrate. The bump formed in the flip- chip is induced to the predetermined space. Therefore, the bump of the flip-chip and conductive pad of the top of the substrate can be accurately arranged and the exact electrical contact between the flip- chip and substrate can be made. The flip chip package comprises a flip- chip including the metal wiring and the bump(11) connected to the metal wiring(10), the substrate in which the conductive pad(21) connected to the terminal is formed in the surface within the cavity(22)(20), having a cavity. The bump of the flip-chip can be bonded to the conductive pad of substrate in the arranged state by the cavity. The underfill resin layer is formed on the top of the cavity including the flip-chip.

Abstract translation: 由于在衬底的导电焊盘周围形成绝缘层而形成预定的空间。 在倒装芯片中形成的凸点被诱导到预定的空间。 因此，可以精确地布置基板顶部的倒装芯片和导电焊盘的凸块，并且可以制造倒装芯片和基板之间的精确电接触。 倒装芯片封装包括包括金属布线和连接到金属布线（10）的突起（11）的倒装芯片，其中连接到端子的导电焊盘（21）形成在腔体内的表面中的基板 （22）（20），具有空腔。 倒装芯片的凸起可以通过空腔以布置的状态结合到衬底的导电焊盘。 底部填充树脂层形成在包括倒装芯片的空腔的顶部。

公开(公告)号：KR1020080099658A

公开(公告)日：2008-11-13

申请号：KR1020070045490

申请日：2007-05-10

Applicant: 서울과학기술대학교 산학협력단

Inventor： 김은경 ,  김성동 ,  안효석 ,  장동영

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: Even if the density of the metal wiring is increased (that is, the pitch decrease), the area of the bump of the flip- chip is relatively increased by forming bumps which are formed each on the exposed region of the metal wiring. Accordingly, the power transfer is facilitated. Moreover, in the flip chip package, the electromigration phenomenon is not generated. The flip chip package comprises a metal wiring and a bump(12) connected to the metal wiring(10). The substrate having a pad(11) corresponding to a bump of the flip-chip and the bump of the flip-chip formed on a plurality of terminals. Each bump is formed connected to 2 or more exposed regions of the metal wiring. Here, each bump comprises 2 or more exposed regions of the metal wiring.

Abstract translation: 即使金属布线的密度增加（即，俯仰减小），通过形成在金属布线的暴露区域上形成的凸块，倒装芯片的凸块的面积相对增加。 因此，便于电力传递。 此外，在倒装芯片封装中，不产生电迁移现象。 倒装芯片封装包括金属布线和连接到金属布线（10）的凸块（12）。 衬底具有对应于倒装芯片的凸起的焊盘（11）和形成在多个端子上的倒装芯片的凸块。 每个凸块形成为连接到金属布线的2个或更多个露出区域。 这里，每个凸块包括金属布线的2个以上的露出区域。