나노 팁 구조와 나노 와이어를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
    3.
    发明公开
    나노 팁 구조와 나노 와이어를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법 有权
    具有纳米尺度提升和纳米级的电阻随机访问存储器件,使用其的存储器阵列及其制造方法

    公开(公告)号:KR1020160043884A

    公开(公告)日:2016-04-22

    申请号:KR1020140179562

    申请日:2014-12-12

    CPC classification number: H01L27/11507

    Abstract: 본발명은나노팁 구조와나노와이어를갖는저항성메모리소자및 이를이용한메모리어레이와그 제조방법에관한것으로, 반도체기판을식각하여위로갈수록뾰족하게돌출된팁 구조를갖는하부전극으로하고, 나노와이어를상부전극으로하여서로교차하는위치에저항성메모리소자가형성되도록함으로써, 각메모리셀의면적을극소화하고상부전극과교차되는하부전극에전계가집중되도록하는기술을제공한다.

    Abstract translation: 本发明涉及具有纳米尖端结构和纳米线的电阻式存储器件,使用其的存储阵列及其制造方法。 根据本发明,通过蚀刻半导体衬底,下电极具有突出的尖端结构,其上部比其下部更尖锐,并且上部电极是纳米线。 电阻式存储器件形成在下电极和上电极彼此相交的区域中。 因此,每个存储单元的尺寸最小化,并且电场聚焦在与上电极相交的下电极上。

Patent Agency Ranking