-
-
公开(公告)号：KR102057283B1
公开(公告)日：2019-12-18
申请号：KR1020150154161
申请日：2015-11-03
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
-
公开(公告)号：KR102005849B1
公开(公告)日：2019-07-31
申请号：KR1020150160049
申请日：2015-11-14
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
-
公开(公告)号：KR1020170052121A
公开(公告)日：2017-05-12
申请号：KR1020150154161
申请日：2015-11-03
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
CPC classification number: G11C16/20 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/32 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 본발명은 3 차원비휘발성메모리소자의초기화방법및 이의프로그래밍방법에관한것이다. 본발명의일 실시예에따르면, 복수의메모리층들중 어느하나또는전부의복수의스트링선택라인들에결합된스트링선택트랜지스터들의문턱값을동일한타겟레벨로프로그래밍하는초기레벨링단계; 상기초기레벨링된상기스트링선택트랜지스터들을갖는메모리층들중 선택된메모리층에대하여, 상기선택된메모리층의상기복수의채널라인들에시변구간을갖는시변소거전압신호를인가하는단계; 및상기시변소거전압신호의상기시변구간에서상기선택된메모리층의상기복수의스트링선택라인들을각각제어하여상기복수의스트링선택라인들에결합된상기스트링선택트랜지스터들이설정된문턱값들을갖도록소거정도를조절하는문턱값 설정단계를포함하는 3 차원비휘발성메모리소자의초기화방법이제공된다.
Abstract translation: 用于初始化三维非易失性存储器件的方法和用于对其进行编程的方法技术领域本发明涉 根据本发明的一个实施例，提供一种初始均衡步骤，用于将耦合到所述多个存储器层中的任何或全部的多个串选择线的串选择晶体管的阈值编程到相同的目标电平; 将具有时变周期的随时间变化的擦除电压信号施加到具有初始整平的串选择晶体管的所选存储层中的所选存储层的多个通道线; 并且在时变擦除电压信号的时变间隔中控制所选存储层的多个串选择线以调整擦除的程度，使得耦合到多个串选择线的串选择晶体管具有设定的阈值 提供了尺寸非易失性存储器件。
-
公开(公告)号：KR1020130142090A
公开(公告)日：2013-12-27
申请号：KR1020130069763
申请日：2013-06-18
Applicant: 서울대학교산학협력단
Abstract: The present invention provides an iso-pore separator membrane having pores with uniform sizes and shapes formed repeatedly which penetrate a polymer layer contacting with treated fluid. Also the present invention provides a method for manufacturing the iso-pore separator membrane above comprising the steps of: forming the laminate of a mold and a polymer layer by applying a polymer solution onto the mold having a repetitive irregular pattern on a surface thereof; and forming pores with uniform sizes and shapes penetrating the polymer layer after removing part of the mold and the polymer layer by cutting the laminate of a mold and a polymer layer in the direction of lamination. [Reference numerals] (AA) Pore;(BB) Polymer layer
Abstract translation: 本发明提供了一种等孔分离器膜，其具有重复形成的具有均匀尺寸和形状的孔，其穿透与经处理的流体接触的聚合物层。 本发明还提供一种上述等离子体分离膜的制造方法，包括以下步骤：通过在其表面上具有重复的不规则图案的模具上施加聚合物溶液，形成模具和聚合物层的层压体; 并且在层压方向上切割模具和聚合物层的层叠体，在除去模具和聚合物层的一部分之后，形成穿透聚合物层的均匀尺寸和形状的孔。 （AA）孔;（BB）聚合物层
-
Patent Agency Ranking
公开(公告)号：KR1020170056804A
公开(公告)日：2017-05-24
申请号：KR1020150160049
申请日：2015-11-14
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
CPC classification number: G11C16/20 , G11C7/02 , G11C16/0483 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/3459
Abstract: 본발명은 3 차원비휘발성메모리소자의초기화방법에관한것이다. 본발명의일 실시예에따르면, 복수의메모리층들을포함하고, 각각의메모리층은일단에각각의비트라인이연결되고, 타단에는공통배선라인이연결되는복수의채널라인들, 상기복수의채널라인들의상기일단으로부터타단까지상기복수의채널라인들을교차하는하나이상의더미스트링선택라인, 복수의스트링선택라인들, 복수의워드라인들및 접지선택라인을포함하며, 상기더미스트링선택라인, 상기복수의스트링선택라인들, 상기복수의워드라인들및 상기접지선택라인에각각결합되는메모리스트링들을포함하는 3 차원비휘발성메모리소자의초기화방법이제공될수 있다. 상기 3 차원비휘발성메모리소자의초기화방법은, 상기복수의스트링선택라인들에결합된복수의스트링선택트랜지스터를적어도하나이상의문턱값으로프로그래밍하는제 1 단계; 및상기더미스트링선택라인에결합된더미스트링선택트랜지스터들과상기복수의스트링선택라인들에결합된스트링선택트랜지스터들이함께메모리층 선택을위한스트링선택트랜지스터로기능하도록, 상기더미스트링선택트랜지스터를소정의문턱값으로프로그래밍하는제 2 단계를포함한다.
Abstract translation: 本发明涉及一种初始化三维非易失性存储器件的方法。 根据本发明的一个实施例，提供了一种包括多个存储层的存储器件，每个存储层包括多个通道线，每个位线连接到一端，并且公共连线连接到另一端， 从所述一端到另一端跨过所述多条通道线的一条或多条虚拟串选择线，多条串选择线，多条字线和地选择线，所述虚拟串选择线， 包括非易失性存储元件的串选择线，多个字线和耦合到地选择线的存储串的三维非易失性存储器件。 用于初始化三维非易失性存储器件的方法可以包括：第一步骤，将耦合到所述多个串选择线的多个串选择晶体管编程为至少一个阈值; 并且耦合到虚拟串选择线的虚拟串选择晶体管和耦合到所述多个串选择线的串选择晶体管一起用作用于存储层选择的串选择晶体管， 第二步编程为阈值。
-
公开(公告)号：KR101582621B1
公开(公告)日：2016-01-05
申请号：KR1020140089558
申请日：2014-07-16
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C16/34 , G11C8/12 , G11C8/14 , G11C11/5621 , G11C11/5628 , G11C16/0466 , G11C16/0483 , G11C2213/71 , H01L27/1157 , H01L27/11578 , H01L27/11582
Abstract: 본발명은제한된문턱전압상태수와 SSL 수로도층수에제한없이층 선택이가능하거나최대한많은층을선택할수 있는 3차원적층형메모리어레이및 LSMP 방식에의한스트링선택트랜지스터의문턱전압결정방법을제공함으로써, SSL 수를최소화하여메모리의집적도를극대화할수 있음은물론현재반도체식각공정의 aspect ratio를고려했을때 층선택에제한이없게된 효과가있다.
Abstract translation: 本发明提供一种即使具有有限数量的阈值电压状态和SSL也能选择层数或层数尽可能多的3D层叠存储器阵列，以及用于通过以下方式确定串选择晶体管的阈值电压的方法： LSMP方法。 因此，可以通过最小化SSL的数量来最大化存储器的完整性，并且通过考虑半导体蚀刻工艺的当前宽高比，层选择没有限制。
-
公开(公告)号：KR101104753B1
公开(公告)日：2012-01-11
申请号：KR1020080094076
申请日：2008-09-25
Applicant: 서울대학교산학협력단
IPC: G06F17/21
Abstract: 본 발명은 텍스트 파일 형식의 구조계산서로부터, 각 행에 따라 문자열 정보를 머리기호, 제목, 내용, 참고문헌으로 구분하여 임시 테이블에 순차적으로 저장하는 단계; 저장된 임시 테이블의 머리기호에 대한 정보를 이용하여, 각 제목이 문서의 트리구조에서 위치하는 계층정보를 부여하는 계층정보 부여단계; 계층정보와 임시 테이블에 저장된 정보들을 이용하여 XML 파일을 생성하는 XML 파일 생성단계;를 포함하는 구조계산서 텍스트 정보의 계층 구조 추출 방법을 제시함으로써, 토목분야의 대표적인 엔지니어링 문서라 할 수 있는 구조계산서의 비 구조화된 텍스트 문서정보를 트리 형태의 준 구조화된 XML 문서로 쉽게 변환할 수 있도록 한다.
토목, 구조계산서, 트리, 변환-
公开(公告)号：KR1020170053087A
公开(公告)日：2017-05-15
申请号：KR1020150155418
申请日：2015-11-05
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
CPC classification number: G11C16/20 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/14 , G11C16/3459
Abstract: 본발명은 3 차원비휘발성메모리소자의초기화방법및 이의프로그래밍방법에관한것이다. 본발명의일 실시예에따른 3 차원비휘발성메모리소자의초기화방법은, 복수의메모리층들중 선택된메모리층의선택된스트링선택라인에제 1 프로그램전압을인가하는제 1 프로그래밍단계; 상기선택된스트링선택라인에결합된스트링선택트랜지스터들의문턱값이타겟값에도달했는지여부를판정하는검증단계; 워드라인들중 선택된워드라인에프로그램전압을인가하여, 프로그램된스트링선택트랜지스터들이결합된각 메모리스트링의메모리셀 트랜지스터를소정의문턱값을갖도록선택적으로프로그래밍하는스크리닝트랜지스터의프로그래밍단계; 및상기프로그래밍된메모리셀 트랜지스터를스크리닝트랜지스터로서이용하고, 상기선택된스트링선택라인에제 2 프로그램전압을인가함으로써, 상기검증단계에서판별된비프로그래밍된스트링선택트랜지스터를선택적으로프로그래밍하는제 2 프로그래밍단계를포함한다.
Abstract translation: 用于初始化三维非易失性存储器件的方法和用于对其进行编程的方法技术领域本发明涉 根据本发明实施例的初始化三维非易失性存储器件的方法包括：第一编程步骤，将第一编程电压施加到多个存储器层中所选择的一个存储器层的选择的串选择线; 验证步骤，用于确定耦合到所选择的串选择线的串选择晶体管的阈值是否已经达到目标值; 编程步骤，将编程电压施加到所述字线中选定的一个字线，以选择性地对与所述经编程的串选择晶体管耦合的每个存储器串的所述存储器单元晶体管具有预定阈值; 以及第二编程步骤，通过使用编程的存储器单元晶体管作为屏蔽晶体管并且将第二编程电压施加到所选择的串选择线来选择性地编程在验证步骤中确定的未编程的串选择晶体管 它包括。
-
公开(公告)号：KR1020140010483A
公开(公告)日：2014-01-27
申请号：KR1020120075889
申请日：2012-07-12
Applicant: 한국수자원공사 , 서울대학교산학협력단 , 경남대학교 산학협력단
CPC classification number: B01D71/021 , B01D61/002 , B01D69/02 , B01D69/12 , B01D2325/10 , B01D2325/14
Abstract: The present invention relates to a separation membrane made of carbon nanotubes for improving the efficiency of a forward osmosis process, and a manufacturing method thereof. The carbon nanotube forward osmosis separation membrane by the present invention uses the carbon nanotubes with a single wall or multiple walls with the inner diameter of 1-7 nm as a pore, functionalizes the entrance of the pore to have a negative charge, minimizes the inner concentration polarization which is a problem of a forward osmosis process by having a thin thickness and a symmetric structure without a supporting layer, and is capable of improving flux.
Abstract translation: 本发明涉及一种用于提高正向渗透过程效率的碳纳米管制成的分离膜及其制造方法。 本发明的碳纳米管正向渗透分离膜使用具有1-7nm内径的单壁或多壁的碳纳米管作为孔，将孔的入口功能化为具有负电荷，最小化内 浓缩极化是通过具有薄的厚度和没有支撑层的对称结构而成为正向渗透过程的问题，并且能够改善通量。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
