-
-
公开(公告)号：KR1020160121111A
公开(公告)日：2016-10-19
申请号：KR1020150050625
申请日：2015-04-10
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
CPC classification number: H04L7/0079 , H03L7/0812 , H03L7/087 , H03L7/0891 , H03L7/0896 , H04L7/0008 , H04L7/0012 , H04L7/0037 , H04L7/02 , H04L7/0337 , H04L7/04
Abstract: 본기술에의한데이터수신장치는데이터스트로브신호에따라내부클록신호로부터샘플링클록신호를생성하는샘플링클록생성부; 및샘플링클록신호에따라데이터신호를샘플링하는샘플링부를포함한다.
Abstract translation: 数据接收机包括：采样时钟发生器，被配置为根据数据选通信号从内部时钟信号产生采样时钟信号;以及采样器，被配置为根据采样时钟信号对数据信号进行采样。
-
Patent Agency Ranking
公开(公告)号：KR1020150057631A
公开(公告)日：2015-05-28
申请号：KR1020130141230
申请日：2013-11-20
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
IPC: H04L7/02
CPC classification number: H04L7/0041 , H03K5/131 , H03K5/135 , H03K2005/0011 , H04L7/0008 , H04L7/0338 , H04L7/10 , H04L25/03057 , H04L25/14
Abstract: 본기술은데이터채널과클록채널이구분된시스템에사용되는수신장치, 이를포함하는시스템및 그캘리브레이션방법에관한것이다. 본기술에의한수신장치는클록채널을통해수신된제 1 클록신호를임의로지정된시간동안지연하여제 2 클록신호를출력하는고정지연부, 제 1 제어신호에따라상기제 1 클록신호를지연하여출력하는제 1 지연부, 상기제 1 지연부의출력에따라데이터채널로부터수신된데이터신호를샘플링하여제 1 데이터신호를출력하는제 1 데이터샘플링부, 제 2 제어신호에따라상기제 1 데이터신호를지연하여제 2 데이터신호를출력하는제 2 지연부, 상기제 2 클록신호에따라상기제 2 데이터신호를샘플링하는제 2 데이터샘플링부및 상기제 1 제어신호와상기제 2 제어신호를출력하는지연제어부를포함할수 있다.
Abstract translation: 本技术涉及用于具有数据信道和时钟信道的系统的接收机，包括接收机的系统及其校准方法。 接收机可以包括：固定延迟部分，其将通过时钟信道接收的第一时钟信号延迟预设时间并输出第二时钟信号; 第一延迟部，其根据第一控制信号延迟并输出第一时钟信号; 第一数据采样部，根据第一延迟部的输出对从数据信道接收的数据信号进行采样，并输出第一数据信号; 第二延迟部，其根据第二控制信号延迟所述第一数据信号，并输出第二数据信号; 第二数据采样部，其根据所述第二时钟信号对所述第二数据信号进行采样; 以及延迟控制部分，其输出第一控制信号和第二控制信号。
-
公开(公告)号：KR102038828B1
公开(公告)日：2019-10-31
申请号：KR1020150050625
申请日：2015-04-10
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
-
公开(公告)号：KR101931348B1
公开(公告)日：2019-03-14
申请号：KR1020120128985
申请日：2012-11-14
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
-
公开(公告)号：KR101595077B1
公开(公告)日：2016-02-26
申请号：KR1020150031696
申请日：2015-03-06
Applicant: 서울대학교산학협력단
IPC: H04L27/227 , H04L27/00
CPC classification number: H04L27/00 , H04L27/227 , H04L27/2275 , H04L2027/0024 , H04L2027/0053
Abstract: 본기술에의한신호수신장치는변조신호와캐리어신호의주파수또는위상의차이에따라가변하는디지털신호를생성하는디지털신호생성부; 및변조신호로부터캐리어신호를복구하되디지털신호를이용하여캐리어신호의위상변화를제어하는피드백제어부를포함하는캐리어복구부를포함한다.
Abstract translation: 根据本发明的信号接收装置通过使用输出数字信号对载波恢复单元执行反馈控制操作，从而将载波信号的相位维持在初始锁定状态。 信号接收装置包括：数字信号生成单元，生成根据调制信号和载波信号之间的频率或相位差而变化的数字信号; 以及载波恢复单元，从所述调制信号中恢复所述载波信号，并且包括使用所述数字信号来控制所述载波信号的相位变化的反馈控制单元。
-
公开(公告)号：KR1020140062664A
公开(公告)日：2014-05-26
申请号：KR1020120128985
申请日：2012-11-14
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
CPC classification number: H03K3/0322 , H03L7/087 , H03L7/0995
Abstract: An integrated circuit according to the present invention comprises a ring oscillator, a first phase control unit, and a second phase control unit. The ring oscillator comprises one or more delay cells having delay values and generates two or more periodic waves. The first phase control unit changes the delay values of one or more delay cells from a first delay value to a second delay value according to a first comparison signal which corresponds to a phase difference by comparing the phase of a first selection periodic wave with the phase of a reference wave. The second phase control unit returns the delay values of one or more delay cells from the second delay value to the first delay value according to a second comparison signal which corresponds to the phase difference by comparing the phase of a second selection periodic wave with the phase of the reference wave. The time of returning the delay values of one or more delay cells to the first delay value corresponds to an interval from the time of starting the activation section of the first comparison signal to the time of ending the activation section of the second comparison signal.
Abstract translation: 根据本发明的集成电路包括环形振荡器，第一相位控制单元和第二相位控制单元。 环形振荡器包括具有延迟值的一个或多个延迟单元并且产生两个或更多个周期波。 第一相位控制单元通过将第一选择周期波的相位与相位相比较，将根据对应于相位差的第一比较信号将一个或多个延迟单元的延迟值从第一延迟值改变为第二延迟值 的参考波。 第二相位控制单元通过将第二选择周期波的相位与相位相比较，根据对应于相位差的第二比较信号，将一个或多个延迟单元的延迟值从第二延迟值返回到第一延迟值 的参考波。 将一个或多个延迟单元的延迟值返回到第一延迟值的时间对应于从第一比较信号的启动部分开始到结束第二比较信号的激活部分的时间的间隔。
-
-
-
-
-
-
Search Results
7
records
(took 0.016 seconds)
