公开(公告)号：KR101784499B1

公开(公告)日：2017-10-11

申请号：KR1020160112090

申请日：2016-08-31

Applicant: 성균관대학교산학협력단

Inventor： 한태희 ,  윤성재 ,  이창림 ,  이재성

IPC: H04L12/703 ,  H04L12/707 ,  H04L12/741 ,  H04L12/933

Abstract: 전압-주파수-구역(voltage-frequency-island, VFI) 네트워크온 칩(Network-on-Chip, NoC)의라우팅설계시, VFI NoC는복수의코어, 상기코어별로매칭된복수의라우터및 라우터간에경로를형성하는링크들이구성되며, 복수의코어및 라우터들이각각상이한전압및 주파수를사용하는둘 이상의구역으로구역화된것이되, 임의의어플리케이션의트래픽특성에따른데이터들의패킷별 비트당 소모에너지값 및상이한구역간의통신에의한추가소모에너지값에기초하여최소에너지소모값을갖는최적경로를계산하고, 최적경로가경유하는링크별로고장발생을가정하여라우터별로적어도하나의우회경로를계산하며, 최적경로및 적어도하나의우회경로를라우터의라우팅테이블에저장한다.

Abstract translation: 在电压 - 频率岛（VFI）片上网络（NoC）的路由设计中，VFI NoC在多个核心之间提供路径，每个核心匹配多个路由器， 其中多个核心和路由器被划分成两个或更多个区域，每个区域使用不同的电压和频率，并且根据应用的通信量特性和每个数据分组的每比特的消耗能量值 基于通过区域之间的通信的附加能量消耗来计算具有最小能量消耗值的最佳路径，基于通过最佳路径的每个链路的故障发生来计算每个路由器的至少一个旁路路径， 并在路由器的路由表中存储至少一个旁路路由。

公开(公告)号：KR101800322B1

公开(公告)日：2017-11-22

申请号：KR1020160099057

申请日：2016-08-03

Applicant: 성균관대학교산학협력단

Inventor： 한태희 ,  김상헌 ,  이재성

IPC: H04L12/24 ,  H04L12/933

Abstract: 본발명은비동기식네트워크-온-칩설계장치는토폴로지를설계하는프로그램이저장된메모리및 메모리에저장된프로그램을실행하는프로세서를포함하고, 프로세서는프로그램의실행에따라, 네트워크-온-칩에대응하는정보에기초하여네트워크-온-칩에대응하는지연시간모델을도출하고, 지연시간모델에기초하여, 네트워크-온-칩에대응하는지연시간이최소가되는토폴로지를선택한다. 이때, 네트워크-온-칩은복수의라우터를포함하고, 각라우터는하나이상의타 라우터와연결되며, 네트워크-온-칩에대응하는정보는네트워크-온-칩에포함된라우터수 및각 라우터간의경로에대한정보를포함하고, 토폴로지는각 라우터간의링크를포함한다.

Abstract translation: 本发明涉及一种异步芯片上设计设备，其包括用于执行存储在存储器中的程序的处理器和用于设计拓扑的存储器， 在片上，并基于延迟时间模型选择具有与片上网络对应的最小延迟时间的拓扑。 此时，网络芯片上为多个路由器，其特征在于，每个路由器与至少一个其它路由器相关联，网络上信息对应于该芯片是网络上的包括在mitgak路由器之间的芯片路径中的路由器的数目 ，并且拓扑包括每个路由器之间的链接。