公开(公告)号：KR1020080098424A

公开(公告)日：2008-11-07

申请号：KR1020087022815

申请日：2007-02-26

Applicant: 소이텍

Inventor： 아스파버나드 ,  라가헤-블란차드크리스텔

IPC: H01L27/12 ,  H01L21/20

CPC classification number: B81C1/00357 ,  B81C1/0038 ,  B81C2201/019 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/76251 ,  H01L21/76254 ,  Y10T428/12674

Abstract: The invention relates to a method for producing a semiconductor structure comprising a superficial layer (20'), at least one embedded layer (36, 46), and a support (30), which method comprises: a step of forming, on a first support, patterns (23) in a first material, a step of forming a semiconductor layer, between and on said patterns, a step of assembling said semiconductor layer with a second support (30).

Abstract translation: 本发明涉及一种用于制造包括表面层（20'），至少一个嵌入层（36,46）和支撑体（30）的半导体结构的方法，该方法包括：在第一 在第一材料中的支撑，图案（23），在所述图案之间和之间形成半导体层的步骤，用第二支撑件（30）组装所述半导体层的步骤。

公开(公告)号：KR101026387B1

公开(公告)日：2011-04-07

申请号：KR1020087022815

申请日：2007-02-26

Applicant: 소이텍

Inventor： 아스파버나드 ,  라가헤-블란차드크리스텔

IPC: H01L27/12 ,  H01L21/20

CPC classification number: B81C1/00357 ,  B81C1/0038 ,  B81C2201/019 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/76251 ,  H01L21/76254 ,  Y10T428/12674

Abstract: 본 발명은, 표층(20'), 적어도 하나의 내장된 층(36, 46), 및 지지부(30), 를 포함하는 반도체 구조물을 제조하기 위한 방법에 관한 것으로, 상기 방법은, 제 1 지지부 위에 제 1 재료의 패턴들(23)을 형성하는 단계, 상기 패턴들 사이 및 상기 패턴들 위에, 반도체 층을 형성하는 단계, 상기 반도체 층을 제 2 지지부와 조립하는 단계, 를 포함한다.
반도체, SOI 구조, 표층, 기판, 패턴