-
公开(公告)号：WO2011126190A1
公开(公告)日：2011-10-13
申请号：PCT/KR2010/007267
申请日：2010-10-22
Applicant: 숭실대학교산학협력단 , 이찬호
Inventor： 이찬호
IPC: H04L29/06
CPC classification number: G06F13/4273 , G06F15/7825
Abstract: 네트워크 효율성을 고려한 SoC 기반 시스템 네트워크 프로토콜이 개시된다. 개시자로부터 채널을 통해 목적지로 전송되는 전송 신호 또는 채널을 통해 목적지로부터 전송되는 응답 신호에 포함된 정보를 정의하는 명령어를 포함하는 커맨드 신호의 최상위 비트는 커맨드 신호에 포함된 명령어가 전송 신호에 포함된 주소 정보 및 응답 신호에 포함된 응답 정보에 대응하는 경우에는 네트워크에서 개시자와 목적지 사이의 트랜잭션에 최우선순위가 부여됨을 나타내고, 커맨드 신호에 포함된 명령어가 전송 신호에 포함된 제어 정보 및 전송 신호와 응답 신호에 포함된 데이터에 대응하는 경우에는 개시자와 목적지 사이에서 전송되는 신호의 마지막임을 나타낸다. 본 발명에 따르면, 기존에 하드웨어 상에서 우선순위를 고정적으로 결정하였던 것과 달리 소프트웨어 상에서 유동적으로 우선순위를 제어할 수 있다.
Abstract translation: 公开了基于SoC的系统网络协议，考虑到网络效率。 命令信号的最高有效位包括定义信息的命令，该命令包括在通过来自发起者的信道发送到目的地的发送信号中，或者包括在从目的地通过信道发送的响应信号中，表示一个 如果包括在命令信号中的命令对应于包括在发送信号中的地址信息，以及包括在响应信号中的响应信息，则对网络中的发起者和目的地之间的交易给予高优先级。 此外，如果包括在命令信号中的命令对应于包括在发送信号中的控制信息，以及包括在发送信号和响应信号中的数据，则所述最高有效位示出了在发起者和目的地之间发送的信号的结束。 根据本发明，与固定优先级的现有硬件不同，软件可以灵活地控制优先级。
-
公开(公告)号：KR101864066B1
公开(公告)日：2018-07-05
申请号：KR1020170004091
申请日：2017-01-11
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
CPC classification number: G06K9/00798 , G06K9/3233 , G06K9/4604 , G06T7/11 , G06T7/12 , G06T7/181 , G06T7/90 , G06T2207/30256 , B60W30/12 , B60Y2300/12 , G06K9/4652 , G08G1/167
Abstract: 차선인식장치, 차선이탈판단장치, 차선인식방법및 차선이탈판단방법이제공된다. 개시된차량의차선인식장치는획득된도로의영상인입력영상으로부터직사각형 ROI(Region Of Interest)를설정하는제1 ROI 설정부; 상기직사각형 ROI부터왜곡된사다리꼴형상인Λ-ROI를설정하는제2 ROI 설정부; 및상기Λ-ROI 내에서좌측차선경계선및 우측차선경계선으로구성된차선을인식하는차선인식부;를포함하되, 상기제2 ROI 설정부는, 상기직사각형 ROI부터다수의제1 라인세그먼트를추출하고, 상기다수의제1 라인세그먼트를병합하여 2 이상의제1 라인세그먼트를산출하고, 상기 2 이상의제1 라인세그먼트를가로지르는가상의일정한길이의선분을따라상기직사각형 ROI 영역의명도값을스캔하여좌측제1 라인세그먼트및 우측제1 라인세그먼트를산출하고, 기설정된제1 조건을만족하는경우상기좌측제1 라인세그먼트및 상기우측제1 라인세그먼트를임시좌측차선경계선및 임시우측차선경계선으로산출하고, 상기임시좌측차선경계선및 상기임시우측차선경계선의기울기를미리정해진범위내로변화시켜상기Λ-ROI를설정한다. 또한산출된차선경계선을기반으로차선폭과차량의폭을고려하여차선경계선과차량의위치와의관계를이용하여차량의차선이탈을탐지한다.
-
公开(公告)号：KR101677875B1
公开(公告)日：2016-11-18
申请号：KR1020160044789
申请日：2016-04-12
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
Abstract: 선분인식방법및 장치가개시된다. 선분인식방법은 (a) PPHT(Progressive Probability Hough Transform)을이용하여영상에서탐색된가장자리영역의픽셀중 임의의픽셀에대한좌표를허프공간으로변환하여직선성분을검출하는단계, (b) 미리설정된연속픽셀개수범위를이용하여검출된직선성분에서선분추적을수행하는단계및 (c) 선분추적을통해검출된선분의직선검증을수행하는단계를포함하되, 연속픽셀개수범위는직선의기울기에상응하는각도에따라미리설정되는특성값이며, (b) 단계는, 직선을구성하는픽셀이직선의기울기에상응하는각도에따라수평축또는수직축중 하나인제1 축의방향으로연속픽셀개수범위내에서연속되어나타나는지여부를판단하고, 제1 축을제외한수평축또는수직축중 하나인제2 축의값이 1씩증가할때마다다시제1 축의방향으로연속픽셀개수범위내에서연속되어나타나는지여부를판단한다.
-
公开(公告)号：KR101533685B1
公开(公告)日：2015-07-03
申请号：KR1020130147780
申请日：2013-11-29
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
CPC classification number: G06F13/4234
Abstract: 다수의접근요청을처리할수 있는다중프로세서용메모리장치및 이를포함하는메모리시스템을개시한다. 메모리장치는메모리컨트롤러로부터명령및 제어신호를수신받을수 있는하나의명령어및 제어신호포트와, 메모리컨트롤러로부터주소신호를수신받을수 있는하나의주소포트와, 메모리컨트롤러의다수의메모리접근요청을동시에처리할수 있도록독립적으로구동하는복수개의채널을형성하는데이터포트및 명령어및 제어신호포트와상기주소포트를통해복수개의메모리접근요청이순차적으로전송되면상기복수개의메모리접근요청을동시에처리할수 있도록복수개의서브뱅크단위로분리된복수개의메모리뱅크를포함하므로, 복수개의채널및 서브뱅크를이용하여다수의메모리접근요청을동시에처리할수 있다.
-
公开(公告)号：KR1020140132210A
公开(公告)日：2014-11-17
申请号：KR1020130051445
申请日：2013-05-07
Applicant: 숭실대학교산학협력단
IPC: G06T7/00
CPC classification number: G06K9/48 , G06K9/00798 , G06K9/3233 , G06K2009/485
Abstract: Provided are a method and a system for detecting a lane capable of reducing computational complexity by recognizing a lane boundary from an inputted image and limiting the ROI around the boundary. The lane detection system comprises: an image information acquisition device for acquiring an image frame including the lane boundary; a region of interest setting unit for setting a Λ-shaped region of interest (Λ-ROI) to detect the lane boundary according to inclination information of the lane boundary; and a lane boundary detection unit for detecting the lane within the Λ-ROI.
Abstract translation: 提供了一种用于通过从输入图像识别车道边界并且限制边界周围的ROI来检测能够降低计算复杂度的车道的方法和系统。 车道检测系统包括：图像信息获取装置，用于获取包括车道边界的图像帧; 感兴趣区域设置单元，用于根据车道边界的倾斜信息设置Λ形感兴趣区域（Λ-ROI）以检测车道边界; 以及车道边界检测单元，用于检测Λ-ROI内的车道。
-
Patent Agency Ranking6.发明授权
公开(公告)号：KR101414453B1
公开(公告)日：2014-07-03
申请号：KR1020140030111
申请日：2014-03-14
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
CPC classification number: Y02D10/13 , Y02D10/14 , Y02D10/151
Abstract: 다수의 메모리 접근 요청의 실행 순서를 적응적으로 결정하는 메모리 제어장치가 개시된다. 메모리 접근 요청 버퍼부는 다수의 메모리 접근 요청의 입력된 순서 및 메모리 접근 요청에서 추출한 메모리 주소의 뱅크와 행 정보를 토대로 다수의 메모리 접근 요청을 입력된 순서대로 처리하되 동일 뱅크 및 동일 행에 대한 메모리 접근 요청은 연속적으로 처리되도록 메모리 접근 요청 순서를 결정하여 저장한다. 메모리 접근 요청 제어부는 메모리 접근 요청 버퍼부에서 결정된 순서대로 메모리 접근 요청을 읽어와 각 뱅크별로 메모리 접근 요청을 분배하고, 각 뱅크별로 분배된 메모리 접근 요청을 순서대로 메모리로 전달하여 실행한다. 뱅크 제어부는 뱅크별로 분배된 메모리 접근 요청을 사전에 설정된 수 이내로 각 뱅크별 버퍼부에 저장하고, 각 뱅크별 동작상태를 제어한다. 메모리 접근 요청 제어부는 각 뱅크별로 메모리 접근 요청을 분배시 상기 뱅크별 버퍼부가 비어 있는지 확인하여, 메모리 접근 요청 버퍼부에서 뒤 순서인 메모리 접근 요청이라도 비어 있는 뱅크별 버퍼부로 먼저 전달한다. 본 발명에 따르면, 다수의 메모리 접근 요청을 정렬하여 대기 시간을 줄이고 대역폭을 최대한 활용하여 전력 소모를 줄일 수 있다.
-
7.发明公开
公开(公告)号：KR1020130065957A
公开(公告)日：2013-06-20
申请号：KR1020110132579
申请日：2011-12-12
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
CPC classification number: G06F13/18 , G06F13/1621 , G06F13/1673 , Y02D10/14
Abstract: PURPOSE: A memory control device, a control method thereof, and a recording medium including a program for the method are provided to reduce latency by minimizing operation opening a new line of a bank based on the analysis of a memory access request command. CONSTITUTION: A memory access request buffer unit(210) processes memory access requests based on information about a line and a bank of a memory address extracted from the memory access requests. The memory access request buffer unit determines and stores a memory access request sequence to consecutively process a memory access request corresponding to the same bank and the same line. A memory access request control unit(220) reads the memory access request according to memory access request sequence to distribute the memory access requests to each bank and delivers the memory access requests according in order to execute the same. [Reference numerals] (210) Memory access request buffer unit; (220) Memory access request control unit; (230) Bank control unit; (231) First bank buffer unit; (232) Second bank buffer unit; (233) Third bank buffer unit; (234) Fourth bank buffer unit
Abstract translation: 目的：提供一种存储器控制装置，其控制方法和包括用于该方法的程序的记录介质，以通过基于对存储器访问请求命令的分析来最小化打开存储体的新行的操作来减少等待时间。 构成：存储器访问请求缓冲器单元（210）基于关于从存储器访问请求提取的存储器地址的行和存储体的信息来处理存储器访问请求。 存储器访问请求缓冲器单元确定并存储存储器访问请求序列以连续处理对应于同一个存储体和同一行的存储器访问请求。 存储器访问请求控制单元（220）根据存储器访问请求序列来读取存储器访问请求，以将存储器访问请求分发到每个存储体并且传送存储器访问请求以便执行它们。 （附图标记）（210）存储器访问请求缓冲器单元; （220）存储器访问请求控制单元; （230）银行控制单位; （231）第一银行缓冲单元; （232）第二组缓冲单元; （233）第三银行缓冲单位; （234）第四银行缓冲单元
-
公开(公告)号：KR101031493B1
公开(公告)日：2011-04-29
申请号：KR1020090021682
申请日：2009-03-13
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
IPC: H04N19/43
Abstract: 본 발명은 H.264 표준에 근거한 디코더용 움직임 보상기 및 그 보간 연산 방법에 관한 것으로, 입력 데이터 구분을 위한 Parser와, 파라미터 추출을 위한 Exp-Golomb과, 계수 추출을 위한 CAVLD로 구성되는 VLD; 양자화 및 계수 변환을 위한 ITQ와, 슬라이스간 움직임 보간을 위한 움직임 보상기 및 슬라이스내의 예측을 위한 IP로 구성되는 복원기 및 블록제거 필터링을 위한 DF로 구성되는 H.264 디코더 중에서, 상기 움직임 보상기는 VLD에서 전달 받은 파라미터를 이용하여 움직임 벡터를 구하는 예측기와, 상기 움직임 벡터를 구하는 부분에 연결되어 참조 메모리의 주소를 계산하고 데이터를 읽어오는 픽셀 데이터 핸들러와, 상기 픽셀 데이터 핸들러에 연결되어 보간 연산을 통해 영상 데이터를 복원하는 보간기로 구성되며, 상기 보간기 내부에는 휘도와 색차 2개의 버퍼 메모리가 구비되어, 어느 하나의 메모리에 데이터가 차면 보간 연산기가 동작하여, 예측 픽셀이 저장되는 내부 메모리로 구성된다. 따라서, 본 발명은 H.264 디코더의 움직임 보상기 구조에서 참조 메모리 접근 횟수를 줄이고, 보간 연산 사이클 수를 줄여 움직임 보상기와 디코더의 성능을 개선시키고, 전력 소모가 많은 외부의 참조 메모리 접근 횟수가 적어진 결과로 전력 소모도 감소시키는 효과가 있다.
H.264 디코더, 움직임 보상, 보간 연산, 참조 메모리-
公开(公告)号：KR1020080095509A
公开(公告)日：2008-10-29
申请号：KR1020070040073
申请日：2007-04-24
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
CPC classification number: G06T15/30 , G06T1/20 , G06T15/005
Abstract: An efficient 3D clipping operation pipelined architecture and a method thereof in a rendering process are provided to process the existing pipelined clipping operation in a rasterization process and perform only detection with regard to a vertex deviated from a screen in a geometry process, thereby effectively reducing the whole operation performance cycle. A complex operation is replaced with a comparison operation to determine only whether it is in a clipping region in a detection unit. In a 3D graphic pipeline, a clipping operation is replaced with a clipping region comparison operation. In a recognition apparatus recognizing the clipping region, triangle setup is simplified by configuring a triangle.
Abstract translation: 提供了一种在渲染过程中有效的3D剪切操作流水线架构及其方法，用于在光栅化过程中处理现有的流水线剪切操作，并且仅针对在几何处理中从屏幕偏离的顶点执行检测，从而有效地减少 整个操作性能周期。 复杂的操作被替换为比较操作，以仅确定它是否在检测单元中的剪切区域中。 在3D图形流水线中，剪切区域比较操作被替换。 在识别裁剪区域的识别装置中，通过配置三角形来简化三角形设置。
-
公开(公告)号：KR20210006127A
公开(公告)日：2021-01-18
申请号：KR20190082019
申请日：2019-07-08
Applicant: 숭실대학교산학협력단
Inventor： 이찬호
Abstract: 본발명의일 실시예에따르면, 복수개의주변장치및 복수개의프로세서를포함하는인터럽트신호처리장치에있어서, 상기주변장치는인터럽트요청신호(IRQ, Interrupt Request) 발생시패킷을생성하여온칩네트워크를통하여상기프로세서로전달하고, 상기프로세서는상기패킷을수신하여상기인터럽트요청신호에대응하는동작을실행하며, 상기주변장치는지정된프로세서 ID를이용하여상기패킷을생성하여지정된프로세서인터페이스또는전역인터럽트처리제어기로전달하는인터럽트신호처리장치를제공한다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.027 seconds)
