公开(公告)号：KR1019950004616A

公开(公告)日：1995-02-18

申请号：KR1019940016064

申请日：1994-07-06

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 도오구치켄타로 ,  사사키고로 ,  야노히로시 ,  사와다소사크

IPC: H01L31/00

Abstract: 본 발명은, 광소자와 전자소자가 모노리드식으로 집적해서 형성되어, 광파이버 통신등에 사용되는 광전자집적회로 및 제조방법에 관한 것으로서 프로세스불량이 저감되는 동시에, 광변환효율 및 저항안정성이 향상되는 회로 및 방법을 제공하는 것을 목적으로 하며, 그 구성에 있어서 이 광전자 집적회로에서는, 반도체 기판(1)위에 광소자의 pin-PD와 전자소자의 HBT가 모놀리드식으로 집적해서 형성되어 있다. 반도체 기판(1)의 표면영역에는, 오목형상단차부(4)가 소정의 길이를 가지고 오목형상으로 형성되어 있다. 오목형상단차부(4)의 안쪽영역에는, pin-PD영역(2)로서 pin-PD가 제 1 의 트랜지스터층위에 적층한 포토다이오드층에 기초해서 구성되어 있다. 한편, 오목형상단차부(4)의 주변영역에는, HBT영역(3)으로서 HBT가 제 1 의 트랜지스터층과 분리해서 성형된 제 2 의 트랜지스터층에만 기초해서 구성되어 있다. 여기서, HBT의 두께에 대한 pin-PD의 두께의 차가 오목형상 단차부(4)의 깊이에 따라서 완충되므로, pin-PD 및 HBT는 대략 동일한 높이를 가지도록 형성되는 것을 특징으로 한 것이다.

公开(公告)号：KR100156488B1

公开(公告)日：1998-10-15

申请号：KR1019940004176

申请日：1994-03-04

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 야노히로시

IPC: H01L31/105

CPC classification number: H01L31/035281 ,  H01L27/1443 ,  H01L31/105 ,  Y02E10/50

Abstract: 본 발명은 암전류의 저감에 의해서 소자특성이 향상하는 pin형 수광소자 및 그 제조방법과, 이 pin형 수광소자 및 전자회로소자의 집적화에 의해서 수신감도가 향상하는 광전자집접회로를 제공하는 것을 목적으로 한 것으로서, 그 구성에 있어서 이 광전자집접회로에는, pin-PD(10a) 및 HEMT(20)가 모놀리식으로 집적화되어 있다. pin-PD(10a)에서는, 반도체기관(1)위에 n형반도체층(11), i형반도체층(12a) 및 p형반도체층(13c)이 순차적으로 적층하고, 매사형으로 순차적으로 성형되고 있다. 제1메사는 주로 p형반도체층(13c)으로 이루어지고, 제2메사는 i형반도체층(12a)으로 이루어진다. 제1메사와 제2메사의 경계면은, p형반도체층(13c)과 i형반도체층(12a)과의 접합면에 일치하도록 형성되어 있다.
또한, 제1메사의 직경은 제2매사의 직경보다 작게 형성되어 있다. 그 때문에, 역바이어스의 인가에 의해서 p형반도체층(13c)으로부터 신장하는 공핍층은 i형반도체층(12a)의 내부에 멈추고, 제1 및 제2메사의 표면에 도달해서 노출하는 일은 없는 것이다.

公开(公告)号：KR100171649B1

公开(公告)日：1999-02-01

申请号：KR1019940016064

申请日：1994-07-06

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 도오구치켄타로 ,  사사키고로 ,  야노히로시 ,  사와다소사크

IPC: H01L31/00

CPC classification number: H01L27/1443 ,  H01L31/022416

Abstract: 본 발명은, 광소자와 전자소자가 모놀리드식으로 집적해서 형성되어, 광파이버통신 등에 사용되는 광전자집적회로 및 그 제조방법에 관한 것으로서, 프로세스 불량이 저감되는 동시에, 광변환효율 및 저항안정성이 향상되는 회로 및 방법을 제공하는 것을 목적으로 하며, 그 구성에 있어서 이 광전자 집적회로에서는, 반도체기판(1)위에 광소자의 pin-PD와 전자소자의 HBT가 모놀리드식으로 집적해서 형성되어 있다. 반도체기판(1)의 표면영역에는, 오목형상단차부(4)가 소정의 길이를 가지고 오목형상으로 형성되어 있다. 오목형상단차부(4)의 안쪽영역에는, pin-PD영역(2)로서 pin-PD가 제1의 트랜지스터층위에 적층한 포토다이오드층에 기초해서 구성되어 있다. 한편, 오목형상단차부(4)의 주변영역에는, HBT영역(3)으로서 HBT가 제1의 트랜지스터층과 분리해서 성형된 제 2의 트랜지스터층에만 기초해서 구성되어 있다. 여기서, HBT의 두께에 대한 pin-PD의 두께의 차가 오목형상 단차부(4)의 깊이에 따라서 완충되므로, pin-PD 및 HBT는 대략 동일한 높이를 가지도록 형성되는 것을 특징으로 한 것이다.

公开(公告)号：KR1019940022930A

公开(公告)日：1994-10-22

申请号：KR1019940004176

申请日：1994-03-04

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 야노히로시

IPC: H01L31/105

Abstract: 본 발명은, 암전류의 저감에 의해서 소자특성이 향상하는 Pin형 수광소자 및 제조방법과, 이 Pin형 수광소자 및 전자회로소자의 접적화에 의해서 수신감도가 향상하는 광전자 집적회로를 제공하는 것을 목적으로 한 것으로서, 그 구성에 있어서 이 광전자 집적회로에는, Pin-PD(10a) 및 HEMT(20)가 모놀리식으로 집적화 되어 있다. Pin-PD(10a)에서는, 반도체기판(1)위에 n형 반도체층(11), i형 반도체층 (12a)및 P형 반도체층(13c)이 순차 적층되고, 메사형으로 순차 성형되고 있다. 제1 메사는 주로 P형 반도체층(13c)으로 이루어지고, 제2 메사는 i형 반도체층(12a)으로 이루어진다. 제1메사와 제2메사의 경계면은 P형 반도체층(13c)과 i형 반도체층 (12a)과의 접합면에 일치하도록 형성되어 있다.
또한 제1메사의 직경은 제2메사의 직경보다 작게 형성되어 있다. 그 때문에, 역바이어스의 인가에 의해서 P형 반도체층(13c)으로부터 신장하는 공핍층은 i형 반도체층(12a)의 내부에 멈추고, 제1 및 제2메사의 표면에 도달해서 노출하는 일은 없는 것이다.

公开(公告)号：KR1019940027201A

公开(公告)日：1994-12-10

申请号：KR1019940010193

申请日：1994-05-10

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 사와다소사쿠 ,  사사키고로 ,  야노히로시

IPC: H01L31/00

Abstract: 광전자집적회로는, 기판상에, 광검출기(수광기)와, 이 광검출기에서 발생된 전류의 제 1 단계증폭을 위한 터널이미터바이폴라트랜지스터가 형성된 구조로 되어 있다. 상기 터널이미터바이폴라트랜지스터는 고속으로 동작가능한 동시에 높은 증폭인자를 지니므로, 광검출기에서의 광검출에 의해 발생된 전류의 증폭시 베이스 전류에 의한 잡음을 저감시킬 수 있다.