-
公开(公告)号:KR2020000012294U
公开(公告)日:2000-07-05
申请号:KR2019980025216
申请日:1998-12-16
Applicant: 엘지정보통신주식회사
IPC: H04L29/02
Abstract: 본 고안은 PPP(Point-to-Point Protocol)방식을 사용하는 모뎀간의 비동기데이타(Asynchronous Data)전송장치에 관한 것으로, 특히 비동기 HDLC방식이 PPP접속시 Ox7d등과 같은 특정데이타를 검출하는 장치에 관한 것이다. 본 고안에서는 전화선을 이용해 인터넷에 접속시켜주는 PPP프로토콜에서 Ox7d(control escape octet)등의 검출 및 처리를 하드웨어적으로 구현함으로써 계산속도를 빠르게 하며, 성능을 향상시킬 수 있는 효과가 있다.
-
公开(公告)号:KR2020000005711U
公开(公告)日:2000-04-06
申请号:KR2019980016527
申请日:1998-09-01
Applicant: 엘지정보통신주식회사
Inventor: 김형철
IPC: H04Q1/20
Abstract: 본 고안은 교환기에서 스탠바이 버스 시험 회로에 관한 것으로, 특히 제어 프로세서간의 통신을 담당하는 이중화로 구현된 GS(Global Serial)-BUS의 스탠바이 버스 장애를 별도의 프로세서 부하를 가중시키지 않고, 해당 스탠바이 버스의 장애를 검출하도록 한 교환기에서 스탠바이 버스 시험 회로에 관한 것이다.
본 고안은 액티브 버스와 스탠바이 버스의 이중화로 구현된 GS-BUS에 대해 동시에 제어부의 제어에 따라 IPC데이타를 이용한 루프 백 시험을 시행하여 해당 액티브 버스와 스탠바이 버스의 정상동작여부를 검사하는데, GS-BUS 로직부에서 루프백 되어져 입력되는 데이타를 비교검사하여 버스의 이상여부를 실시간적으로 검증함으로써, 해당 액티브 버스와 스탠바이 버스의 상태를 파악하여 시스템의 신뢰성과 안정성을 향상시킨다.-
公开(公告)号:KR1019980043492A
公开(公告)日:1998-09-05
申请号:KR1019960061369
申请日:1996-12-03
Applicant: 엘지정보통신주식회사
IPC: H04N1/415
Abstract: 본 발명은 JPEC 영상의 블럭화 현상 제거방법에 관한 것으로, 특히 JPEC(Joint Photographic Expert Group) 영상에서 발생되는 블럭화 현상을 제거함으로써 화질을 향상시키도록 하는 JPEC 영상의 블럭화 현상 제거방법에 관한 것이다.
종래의 방법으로 블럭화 현상을 제거하면 입력 화상이 고화질인 경우 고주파 성분이 있는 복잡한 에지 부분에서 화상이 갖는 원래의 정보들을 보존하지 못함에 기인하여 흐린 화상으로 변질되어 영상의 품질이 저하되는 문제점이 있다.
본 발명은 입력 화상이 고화질인 경우 고주파 성분이 있는 복잡한 에지 부분에서 화상이 갖는 원래의 정보들을 보존할 수 있도록 JPEC 영상의 블럭화 현상을 제거하므로 화상이 흐려지지 않게할 수 있어 화질을 효과적으로 향상시키게 된다.-
公开(公告)号:KR100135536B1
公开(公告)日:1998-04-27
申请号:KR1019920026303
申请日:1992-12-29
Applicant: 엘지정보통신주식회사
IPC: H04M3/50
Abstract: 본 발명은 전전자 교환기에 사용되는 음성 녹음 편집 전송 장치에 관한 것으로, 음성 서비스 채널을 증가 시킴과 동시에 음성 데이타를 수시로 변경할 수 있도록한 음성녹음편집 전송장치에 관한 것이다.
본 발명은 음성 데이타를 수시로 변경하여 저장할 수 있으므로 다양한 음성 서비스를 제공할 수 있으며, 프로세서의 부하를 감소시키게 되어 음성 서비스 채널을 32채널 이상으로 증가 시킬 수 있다.-
公开(公告)号:KR1019970009688B1
公开(公告)日:1997-06-17
申请号:KR1019940026764
申请日:1994-10-19
Applicant: 엘지정보통신주식회사
Inventor: 김형철
IPC: H04L25/08
CPC classification number: H03L7/0807 , H04L7/0083
Abstract: In the jitter suppressing circuit for eliminating a jitter component contained into a synchronous reference clock inputted to a PLL circuit side in case that the PLL circuit generates a clock according to the synchronous reference clock from a switching network in a full electronic switching system, the circuit comprises a first multiplier for multiplying a synchronous reference clock from the switching network by a de-multiplying clock from the PLL circuit; a low pass filter for low-passing the clock from the first multiplier; an amplifier for amplifying the clock from the low pass filter by a given ratio; a first phase delayer for delaying a phase of the clock applied from the amplifier by a given angle; a second phase delayer for delaying a phase of the synchronous reference clock from the switching network by a given angle; a second multiplier for multiplying clocks from the first and second phase delayers and outputting it; a third multiplier for multiplying the synchronous reference clock from the switching network and the clock from the amplifier, and outputting it; an adder for adding up the clock from the second multiplier to the clock from the third multiplier; and a counter for outputting a clock counted and generated according to the clock from the adder to the phase detector of the PLL circuit, thereby resulting in outputting stabilized clock signals.
Abstract translation: 在PLL电路根据来自全电子开关系统中的开关网络的同步基准时钟产生时钟的情况下,消除输入到PLL电路侧的同步参考时钟中的抖动分量的抖动抑制电路中, 包括用于将来自所述交换网络的同步参考时钟乘以来自所述PLL电路的解乘时钟的第一乘法器; 低通滤波器,用于从第一乘法器低通时钟; 放大器,用于从低通滤波器以给定的比例放大时钟; 第一相位延迟器,用于将从放大器施加的时钟的相位延迟给定的角度; 第二相位延迟器,用于将来自开关网络的同步参考时钟的相位延迟给定的角度; 用于将来自第一和第二相位延迟器的时钟相乘并将其输出的第二乘法器; 用于将来自开关网络的同步参考时钟与来自放大器的时钟相乘并将其输出的第三乘法器; 加法器,用于将来自第二乘法器的时钟与来自第三乘法器的时钟相加; 以及计数器,用于输出根据从加法器到PLL电路的相位检测器的时钟计数和产生的时钟,由此导致输出稳定的时钟信号。
-
公开(公告)号:KR1019940017619A
公开(公告)日:1994-07-27
申请号:KR1019920026303
申请日:1992-12-29
Applicant: 엘지정보통신주식회사
IPC: H04M3/50
Abstract: 본 발명은 전전자 교환기에 사용되는 음성녹음 편집장치에 관한 것으로, 다수의 음성합성 채널이 필요한 시스템에서 음성처리 보관 전송 및 음성서비스 내용을 수시로 변경하는 경우에 적당하도록 한 음성녹음 편집장치에 관한 것이다.
-
公开(公告)号:KR200310455Y1
公开(公告)日:2003-07-22
申请号:KR2019980016527
申请日:1998-09-01
Applicant: 엘지정보통신주식회사
Inventor: 김형철
IPC: H04Q1/20
Abstract: 본 고안은 교환기에서 스탠바이 버스 시험 회로에 관한 것으로, 특히 제어 프로세서간의 통신을 담당하는 이중화로 구현된 GS(Global Serial)-버스 중의 스탠바이 버스 장애를 별도의 프로세서 부하를 가중시키지 않고, 해당 스탠바이 버스의 장애를 검출하도록 한 교환기에서 스탠바이 버스 시험 회로에 관한 것이다.
본 고안은 액티브 버스와 스탠바이 버스의 이중화로 구현된 GS-버스에 대해 동시에 제어부의 제어에 따라 IPC 데이타를 이용한 루프백 시험을 시행하여 해당 액티브 버스와 스탠바이 버스의 정상 동작 여부를 검사하는데, GS-버스 로직부에서 루프백된 후에 입력되는 데이타를 비교검사하여 버스의 이상여부를 실시간적으로 검증함으로써, 해당 액티브 버스와 스탠바이 버스의 상태를 파악하여 시스템의 신뢰성과 안정성을 향상시킨다.-
公开(公告)号:KR200121499Y1
公开(公告)日:1998-08-17
申请号:KR2019930028337
申请日:1993-12-17
Applicant: 엘지정보통신주식회사 , 주식회사 케이티
IPC: G06F1/04
Abstract: 본 고안은 디지탈 발진신호를 동기신호로 사용하는 시스템에서의 기준 동기신호의 클럭을 안정화시켜주기 위한 클럭위상 보정장치에 관한 것으로 특히, 기준클럭 발생수단에서 발생되는 기준 클럭과 전원제어클럭 발생수단에서 출력되는 카운터 클럭을 수신하여 카운터 초기값 설정신호와 데이타 래치신호를 출력하는 제어클럭 발생수단과, 상기 제어클럭 발생수단에서 발생되는 카운터 초기값 설정신호를 인가받아 소정시간동안 상기 카운트 클럭을 카운팅하여 출력하는 카운팅 수단과, 상기 카운팅 수단에서 출력되는 카운팅 데이타와 상기 제어클럭 발생수단에서 출력되는 래치신호를 인가받아 상기 카운팅 수단에서 인가되는 카운팅 데이타를 래치시키는 데이타 래치수단 및 상기 데이타 래치수단에서 출력되는 카운팅 데이타의 래치신호를 인� ��받아 자체내의 데이타 베이스에 저장되어 있는 제어데이타들중 대응하는 데이타를 억세스하여 D/A 변환수단을 통하여 상기 전원제어클럭 생성수단을 제어하므로서 카운터 클럭의 위상을 조절하는 위상감지 및 제어데이타 발생수단을 포함하는 것을 특징으로 하는 설정 테이블 방식을 적용한 클럭위상 보정장치를 제공하여 종래 클럭위상 보정장치가 매우 한정적인 보정범위를 가지기 때문에 불규칙적으로 클럭신호의 위상이 변화하는 경우 각각의 경우에 대하여 그 위상변화를 보상하는데 많은 어려움이 발생되었던 문제점을 해소하는 효과가 있다.
-
公开(公告)号:KR1019960027351A
公开(公告)日:1996-07-22
申请号:KR1019940036482
申请日:1994-12-23
Applicant: 엘지정보통신주식회사
Inventor: 김형철
IPC: H03L7/00
Abstract: 본 발명은 VCO의 출력클럭과 동기용 외부클럭의 위상차를 검출하기 위한 위상화 검출회로에 관하 것이다.
본 발명은 동기용 외부클럭과 VCO의 출력클럭 위상차를 정확히 검출하므로 VCO의 출력클럭을 동기용 외부클럭에 정확히 동기시킬 수 있다.-
公开(公告)号:KR1019960016381A
公开(公告)日:1996-05-22
申请号:KR1019940026764
申请日:1994-10-19
Applicant: 엘지정보통신주식회사
Inventor: 김형철
IPC: H04L25/08
Abstract: 본 발명은 전전자 교환기에서 사용하기 위한 지터 억압회로에 관한 것이다. 본 발명은 동기용 기준클럭에 지터 성분이 포함되어 입력되는 경우 지터억압회로(20)가 지터성분을 제거하여 PLL회로(30)측에 출력하므로, PLL회로(30)는 출력클럭의 위상을 제어하는데에 있어 지터 성분을 반영하지 않게 되어 안정된 클럭을 출력할 수 있다.
-
-
-
-
-
-
-
-
-