公开(公告)号：KR101141244B1

公开(公告)日：2012-05-04

申请号：KR1020100093895

申请日：2010-09-28

Applicant: 연세대학교 산학협력단

Inventor： 조만호 ,  강유선 ,  김충의 ,  장문형 ,  고대홍

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/316

Abstract: 본 발명은 반도체 소자의 게이트 전극을 제조함에 있어서 게이트 산화막을 형성하는 공정에 관한 것으로서, 인듐포스파이드(InP) 화합물로 이루어지는 반도체 기판을 사용하고, 상기 반도체 기판 위에 하프늄옥사이드(Hf-Oxide) 물질로 이루어진 산화막의 두께를 조절하여 증착하는 단계를 포함하는 게이트 산화막 형성방법 및 이에 의해서 형성된 산화막을 포함하는 게이트 전극에 관한 것이다.
본 발명에 따르면, 고유전막인 하프늄옥사이드 산화막의 형성에 있어서 그 두께를 조절하여 반도체 기판과 산화막간의 계면층을 제거할 수 있어 산화막의 등가산화막두께(equivalant oxide thickness, EOT)를 감소시키고 유전율을 증가시켜 정전용량 값을 증가시키므로 소자의 전기적 특성을 향상시킬 수 있고, 계면층 제거를 위한 클리닝 공정 단계를 줄이고 기존 공정의 변화없이 소자의 특성을 향상시킬 수 있어서 공정효율도 향상시킬 수 있다. 또한, 기판과 산화막 사이의 계면응력을 조절하여 소자 채널 부분의 전하 이동도를 향상시킬 수도 있다.

公开(公告)号：KR1020120032307A

公开(公告)日：2012-04-05

申请号：KR1020100093895

申请日：2010-09-28

Applicant: 연세대학교 산학협력단

Inventor： 조만호 ,  강유선 ,  김충의 ,  장문형 ,  고대홍

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/316

CPC classification number: H01L29/4232 ,  H01L21/316

Abstract: PURPOSE: A gate oxide film formation method which utilizes a thickness control process of a hafnium oxide film which has high dielectric constant and a gate electrode using the same are provided to reduce the equivalent oxide film thickness of an oxide film by easily eliminating an interfacial layer between a semiconductor substrate and an oxide film. CONSTITUTION: A semiconductor substrate is comprised of an indium-phosphide compound. An oxide film which is comprised of a hafnium oxide material is deposited on the semiconductor substrate. The thickness of the hafnium oxide film is controlled within a range from 5.5nm to 11nm. The interfacial stress between the oxide film and the semiconductor substrate is 0.095 to 0.55 percent.

Abstract translation: 目的：提供使用具有高介电常数的氧化铪膜的厚度控制过程和使用其的栅电极的栅极氧化膜形成方法，以通过容易地消除界面层来降低氧化膜的等效氧化膜厚度 在半导体衬底和氧化膜之间。 构成：半导体衬底由磷化铟化合物构成。 在半导体衬底上沉积由氧化铪材料构成的氧化物膜。 氧化铪膜的厚度控制在5.5nm至11nm的范围内。 氧化膜和半导体衬底之间的界面应力为0.095〜0.55％。