Abstract:
패리티 검사 연접 극 부호화기가 제공된다. 본 패리티 검사 연접 극 부호화기는 외부 부호화기 및 외부 부호화기에 연접된 극 부호화기를 포함할 수 있다. 외부 부호화기는 m개의 정보 비트를 입력받아 m개의 정보 비트와 r개의 패리티 검사 비트를 출력으로 제공하도록 구성될 수 있다. 극 부호화기는 외부 부호화기로부터 제공받은 m개의 정보 비트 및 r개의 패리티 검사 비트 그리고 선정된 비트 인덱스들에서 제공되는 [n - (m + r)]개의 프로즌 비트를 포함하는 n개의 비트를 입력으로 하여 n개의 출력 비트를 제공하도록 구성될 수 있다. 외부 부호화기에 의해 m개의 정보 비트와 함께 출력되는 r개의 패리티 검사 비트 용의 비트 인덱스들 및 그 비트 값들은, 극 부호화기에서 이론적으로 출력될 수 있는 부호화된 벡터들 중에서 최소 해밍 웨이트(Minimum Hamming Weight: MHW)를 갖는 부호화된 벡터(들)이 실제로 출력되지 않도록 그에 해당하는 입력 벡터(들)이 가능하면 극 부호화기로 입력되지 않게 되도록 정해질 수 있다.
Abstract:
본 발명은 통신 시스템에서, 수신 신호를 내부 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호의 패리티 검사 행렬을 사용하여 복호함으로써 제1신호로 생성하고, 상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하고, 상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성한다. 연접 LDGM 부호, 내부 LDGM 부호, 외부 LDGM 부호, 병합, 복호기, 하드웨어 복잡도
Abstract:
스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 S-box 및 상기 S-box에서의 치환 방법이 개시된다. 본 발명에 따른, 스트림 암호를 위한 키수열 발생 방법은, 의사 난수열을 생성하는 N-스테이지 선형 피드백 시프트 레지스터(LFSR)로부터 n(2≤n≤N)개의 스테이지의 각 스테이트 값을 나타내는 벡터를 입력받는 단계; 및 상기 벡터를 나타내는 벡터 공간에 대응되는 유한체의 원시근을 밑으로 하는 유한체 상의 로그 함수를 사용하여 키수열을 출력하는 단계를 포함하는 것을 특징으로 한다. 이러한 본 발명에 의하면 높은 비선형도와 최적의 대수 면역도을 얻을 수 있다.
Abstract:
PURPOSE: A key stream generation method, a device thereof, an s-box for a block cipher, and a substitution method thereof are provided to improve non-linearity and to optimize algebraic immunity by using a log function on a finite field, which bases the primitive element of the finite field. CONSTITUTION: A stream encoding device comprises a key stream generator. The stream encoding device comprises a N-stage linear feedback shift register(11), a nonlinear module(12), and an XOR operator(13). The linear feedback shift register and the nonlinear module constitute the key stream generator for the stream cipher. The nonlinear module is a nonlinear filter generator.
Abstract:
본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG(Improved PEG(Progressive-Edge-Growth) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE(Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD(Extrinsic Message Degree)를 가지는 검사 노드가 선택되어 생성된다. EMD-IPEG, IPEG, ACE, bipartite 그래프, 검사 노드
Abstract:
본 발명은 저밀도 패리티 검사 부호를 위한 동적 스케줄링 기법을 이용한 복호 방법 및 그 장치에 관한 것이다. 본 발명에서는 저밀도 패리티 검사 부호의 복호를 순차적으로 수행하며, 특히 변수 노드에서 체크 노드로 전달되는 메시지의 업데이트 전후 값의 차이가 큰 순서대로 해당 메시지들을 스케줄링 한다. 그 결과 기존의 동적 스케줄링 기법에 비해 탁월한 성능을 보이며, 불필요한 연산과 재정렬 과정이 삭제되어 낮은 복잡도로 복호 방법을 구현할 수 있다. 저밀도패리티검사, LDPC, 복호,
Abstract:
An apparatus and a method for transmitting an ultra-wideband signal are provided to improve a bit error rate and to remove a line spectrum by generating a transmitting signal with interleaving and a polar randomized sequence. A channel encoder(110) uses a coding method having a linearly independent output formula. The channel encoder codes a source data, and generates a first signal. An interleaver(120) generates a second signal by interleaving the first signal. A modulator(130) generates a third signal by modulating the second signal according to a pulse position modulation method. A randomizer(140) generates a transmitting signal by using a predetermined polar randomized sequence.
Abstract:
A parallel interleaving method is provided to improve a decoding throughput through parallel decoding by dividing information bits into a predetermined numbers of sub blocks and interleaving the information bits. A parallel interleaving method includes the steps of: dividing inputted information bits into a predetermined numbers of sub blocks; and interleaving the information bits divided into the sub blocks according to a predetermined first interleaving regulation. The parallel interleaving method further includes a step of: generating a matrix by setting the number of the sub blocks as the number of columns and setting the number of bits per sub block as the number of rows or setting the number of the sub blocks as the number of rows and setting the number of bits per sub block as the number of columns.