패리티 검사 연접 극 부호화기
    1.
    发明申请

    公开(公告)号:WO2019022334A1

    公开(公告)日:2019-01-31

    申请号:PCT/KR2018/003298

    申请日:2018-03-21

    CPC classification number: H03M13/1174 H03M13/13

    Abstract: 패리티 검사 연접 극 부호화기가 제공된다. 본 패리티 검사 연접 극 부호화기는 외부 부호화기 및 외부 부호화기에 연접된 극 부호화기를 포함할 수 있다. 외부 부호화기는 m개의 정보 비트를 입력받아 m개의 정보 비트와 r개의 패리티 검사 비트를 출력으로 제공하도록 구성될 수 있다. 극 부호화기는 외부 부호화기로부터 제공받은 m개의 정보 비트 및 r개의 패리티 검사 비트 그리고 선정된 비트 인덱스들에서 제공되는 [n - (m + r)]개의 프로즌 비트를 포함하는 n개의 비트를 입력으로 하여 n개의 출력 비트를 제공하도록 구성될 수 있다. 외부 부호화기에 의해 m개의 정보 비트와 함께 출력되는 r개의 패리티 검사 비트 용의 비트 인덱스들 및 그 비트 값들은, 극 부호화기에서 이론적으로 출력될 수 있는 부호화된 벡터들 중에서 최소 해밍 웨이트(Minimum Hamming Weight: MHW)를 갖는 부호화된 벡터(들)이 실제로 출력되지 않도록 그에 해당하는 입력 벡터(들)이 가능하면 극 부호화기로 입력되지 않게 되도록 정해질 수 있다.

    극 부호의 병렬 복호화 방법 및 장치

    公开(公告)号:KR101874537B1

    公开(公告)日:2018-07-04

    申请号:KR1020170085808

    申请日:2017-07-06

    CPC classification number: H03M13/13 H03M13/6561

    Abstract: 본실시예들은수신한부호어를상위극 부호및 하위극 부호로분해하며병렬적으로복호화하고, 복호화된상위극 부호및 복호화된하위극 부호의오류정정비트열을이용하여오류를검사하고, 오류검사결과에따라복호화를완료하거나하위극 부호를다시복호화함으로써, 프레임오류율은유지하면서지연을최소화하는극 부호복호화방법및 장치를제공한다.

    통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법
    3.
    发明授权
    통신 시스템에서 연접 저밀도 생성 행렬 부호 부호화/복호장치 및 방법 有权
    用于编码/解码通信系统中的密集型低密度发生器矩阵码的装置和方法

    公开(公告)号:KR101354731B1

    公开(公告)日:2014-01-22

    申请号:KR1020070033914

    申请日:2007-04-05

    Abstract: 본 발명은 통신 시스템에서, 수신 신호를 내부 저밀도 생성 행렬(LDGM: Low Density Generator Matrix) 부호의 패리티 검사 행렬을 사용하여 복호함으로써 제1신호로 생성하고, 상기 제1신호를 인터리빙 방식에 상응하게 인터리빙하여 제2신호로 생성하고, 상기 내부 LDGM 부호의 패리티 검사 행렬이 포함하는 서브 행렬들 각각에서 동일한 위치에 존재하는 행들을 병합하여 외부 LDGM 부호의 패리티 검사 행렬을 생성하고, 상기 제2신호를 상기 외부 LDGM 부호의 패리티 검사 행렬을 사용하여 복호함으로써 정보 벡터로 생성한다.
    연접 LDGM 부호, 내부 LDGM 부호, 외부 LDGM 부호, 병합, 복호기, 하드웨어 복잡도

    스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 S-box 및 상기 S-box에서의 치환 방법
    4.
    发明授权
    스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 S-box 및 상기 S-box에서의 치환 방법 有权
    用于生成流水槽的主流的方法和装置,用于块式油的S型箱的方法和装置以及使用S型箱取代输入矢量的方法

    公开(公告)号:KR101131167B1

    公开(公告)日:2012-04-12

    申请号:KR1020107018455

    申请日:2008-02-20

    Inventor: 송홍엽 김주영

    CPC classification number: H04L9/0631 H04L9/0662 H04L9/12

    Abstract: 스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 S-box 및 상기 S-box에서의 치환 방법이 개시된다. 본 발명에 따른, 스트림 암호를 위한 키수열 발생 방법은, 의사 난수열을 생성하는 N-스테이지 선형 피드백 시프트 레지스터(LFSR)로부터 n(2≤n≤N)개의 스테이지의 각 스테이트 값을 나타내는 벡터를 입력받는 단계; 및 상기 벡터를 나타내는 벡터 공간에 대응되는 유한체의 원시근을 밑으로 하는 유한체 상의 로그 함수를 사용하여 키수열을 출력하는 단계를 포함하는 것을 특징으로 한다. 이러한 본 발명에 의하면 높은 비선형도와 최적의 대수 면역도을 얻을 수 있다.

    스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 S-box 및 상기 S-box에서의 치환 방법
    5.
    发明公开
    스트림 암호를 위한 키수열 발생 방법 및 장치. 블록 암호를 위한 S-box 및 상기 S-box에서의 치환 방법 有权
    用于生成流水槽的主流的方法和装置,用于块式油的S型箱的方法和装置以及使用S型箱取代输入矢量的方法

    公开(公告)号:KR1020100115769A

    公开(公告)日:2010-10-28

    申请号:KR1020107018455

    申请日:2008-02-20

    Inventor: 송홍엽 김주영

    CPC classification number: H04L9/0631 H04L9/0662 H04L9/12 H04L9/065

    Abstract: PURPOSE: A key stream generation method, a device thereof, an s-box for a block cipher, and a substitution method thereof are provided to improve non-linearity and to optimize algebraic immunity by using a log function on a finite field, which bases the primitive element of the finite field. CONSTITUTION: A stream encoding device comprises a key stream generator. The stream encoding device comprises a N-stage linear feedback shift register(11), a nonlinear module(12), and an XOR operator(13). The linear feedback shift register and the nonlinear module constitute the key stream generator for the stream cipher. The nonlinear module is a nonlinear filter generator.

    Abstract translation: 目的:提供密钥流生成方法,其设备,块密码的s盒及其替代方法,以提高非线性度,并通过在有限域上使用对数函数来优化代数免疫, 有限域的原始元素。 构成:流编码装置包括密钥流生成器。 流编码装置包括N级线性反馈移位寄存器(11),非线性模块(12)和XOR运算器(13)。 线性反馈移位寄存器和非线性模块构成流密码的密钥流生成器。 非线性模块是非线性滤波器发生器。

    저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법
    6.
    发明授权
    저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법 有权
    使用低密度奇偶校验码在通信系统中发送/接收信号的装置和方法

    公开(公告)号:KR101279711B1

    公开(公告)日:2013-06-27

    申请号:KR1020060109632

    申请日:2006-11-07

    Abstract: 본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG(Improved PEG(Progressive-Edge-Growth) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE(Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD(Extrinsic Message Degree)를 가지는 검사 노드가 선택되어 생성된다.
    EMD-IPEG, IPEG, ACE, bipartite 그래프, 검사 노드

    펄스 위치 변조 기법을 이용한 초광대역 신호 전송 장치 및초광대역 신호 전송 방법
    8.
    发明公开
    펄스 위치 변조 기법을 이용한 초광대역 신호 전송 장치 및초광대역 신호 전송 방법 无效
    ULTRA-WIDE BANDWIDTH信号传输装置及使用脉冲位置调制方案的方法

    公开(公告)号:KR1020090059405A

    公开(公告)日:2009-06-11

    申请号:KR1020070126248

    申请日:2007-12-06

    Inventor: 송홍엽 홍윤표

    Abstract: An apparatus and a method for transmitting an ultra-wideband signal are provided to improve a bit error rate and to remove a line spectrum by generating a transmitting signal with interleaving and a polar randomized sequence. A channel encoder(110) uses a coding method having a linearly independent output formula. The channel encoder codes a source data, and generates a first signal. An interleaver(120) generates a second signal by interleaving the first signal. A modulator(130) generates a third signal by modulating the second signal according to a pulse position modulation method. A randomizer(140) generates a transmitting signal by using a predetermined polar randomized sequence.

    Abstract translation: 提供用于发送超宽带信号的装置和方法,以通过用交织和极性随机序列生成发送信号来提高误码率并消除线路频谱。 信道编码器(110)使用具有线性无关的输出公式的编码方法。 通道编码器对源数据进行编码,并产生第一信号。 交织器(120)通过交织第一信号来产生第二信号。 调制器(130)通过根据脉冲位置调制方法调制第二信号来产生第三信号。 随机化器(140)通过使用预定极性随机序列产生发送信号。

    병렬 인터리빙 장치 및 방법
    9.
    发明公开
    병렬 인터리빙 장치 및 방법 无效
    并行交互方法

    公开(公告)号:KR1020080041488A

    公开(公告)日:2008-05-13

    申请号:KR1020060109627

    申请日:2006-11-07

    Abstract: A parallel interleaving method is provided to improve a decoding throughput through parallel decoding by dividing information bits into a predetermined numbers of sub blocks and interleaving the information bits. A parallel interleaving method includes the steps of: dividing inputted information bits into a predetermined numbers of sub blocks; and interleaving the information bits divided into the sub blocks according to a predetermined first interleaving regulation. The parallel interleaving method further includes a step of: generating a matrix by setting the number of the sub blocks as the number of columns and setting the number of bits per sub block as the number of rows or setting the number of the sub blocks as the number of rows and setting the number of bits per sub block as the number of columns.

    Abstract translation: 提供一种并行交错方法,通过将信息比特划分成预定数量的子块并交织信息比特来提高通过并行解码的解码吞吐量。 并行交错方法包括以下步骤:将输入的信息比特划分成预定数量的子块; 以及根据预定的第一交织规则交织分成子块的信息比特。 并行交错方法还包括以下步骤:通过将子块的数量设置为列数并将每个子块的位数设置为行数或将子块的数量设置为 行数,并将每个子块的位数设置为列数。

Patent Agency Ranking