公开(公告)号：KR1020140086435A

公开(公告)日：2014-07-08

申请号：KR1020120156927

申请日：2012-12-28

Applicant: 연세대학교 산학협력단

Inventor： 이용식 ,  고대홍 ,  신현덕

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L29/7849

Abstract: A semiconductor device and a fabricating method thereof are provided. A semiconductor device includes a substrate; multiple first semiconductor patterns which are formed on the substrate and are separated from each other; a second semiconductor pattern which is conformal along the lateral surface and the upper surface of the first semiconductor patterns; a third semiconductor pattern which fills a gap between the first semiconductor patterns on the second semiconductor pattern; and a gate electrode which is formed on the first semiconductor patterns or the third semiconductor pattern.

Abstract translation: 提供了一种半导体器件及其制造方法。 半导体器件包括衬底; 多个第一半导体图案，其形成在基板上并彼此分离; 第二半导体图案，其沿着所述第一半导体图案的侧表面和所述上表面共形; 第三半导体图案，其填充所述第二半导体图案上的所述第一半导体图案之间的间隙; 以及形成在第一半导体图案或第三半导体图案上的栅电极。

公开(公告)号：KR101417977B1

公开(公告)日：2014-07-09

申请号：KR1020120156927

申请日：2012-12-28

Applicant: 연세대학교 산학협력단

Inventor： 이용식 ,  고대홍 ,  신현덕

IPC: H01L29/78 ,  H01L21/336

Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 기판; 상기 기판 상에 형성되고, 서로 이격된 다수의 제1 반도체 패턴; 상기 다수의 제1 반도체 패턴의 측면과 상면을 따라서 컨포말하게 형성된 제2 반도체 패턴; 상기 제2 반도체 패턴 상에, 상기 다수의 제1 반도체 패턴 사이를 채우는 제3 반도체 패턴; 및 상기 다수의 제1 반도체 패턴 내지 상기 제3 반도체 패턴 상에 형성된 게이트 전극을 포함한다.

Abstract translation: 提供了一种半导体器件及其制造方法。 该半导体器件包括：衬底; 多个第一半导体图案，形成在所述衬底上并彼此间隔开; 第二半导体图案，与所述多个第一半导体图案的侧表面和上表面一致地形成; 在所述第二半导体图案上的第三半导体图案，所述第三半导体图案填充在所述多个第一半导体图案之间; 以及在多个第一半导体图案上形成到第三半导体图案的栅电极。

公开(公告)号：KR1020130007018A

公开(公告)日：2013-01-18

申请号：KR1020110062931

申请日：2011-06-28

Applicant: 연세대학교 산학협력단

Inventor： 이용식 ,  신현덕

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/4236 ,  H01L21/76831 ,  H01L29/42356 ,  H01L29/7802

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve the mobility of a carrier by applying stress to a channel area to give a strain effect. CONSTITUTION: A pair of recess areas(102) are formed in an active area(101) of a substrate. The pair of recess areas are separated. A protrusion is formed between the recess areas. A first stress applying layer(130a) includes SiGe or SiC on the protrusion. A second stress applying layer(130b) includes the SiGe or SiC on the first stress applying layer.

Abstract translation: 目的：提供半导体器件及其制造方法，通过向沟道区域施加应力以提供应变效应来提高载流子的迁移率。 构成：在衬底的有效区域（101）中形成一对凹陷区域（102）。 这对凹口区域分开。 在凹部之间形成突起。 第一应力施加层（130a）在突出部上包括SiGe或SiC。 第二应力施加层（130b）在第一应力施加层上包括SiGe或SiC。