MuGFET들을 포함하는 전압-제어 오실레이터
    1.
    发明公开
    MuGFET들을 포함하는 전압-제어 오실레이터 审中-实审
    包含MuGFET的压控振荡器

    公开(公告)号:KR1020170094307A

    公开(公告)日:2017-08-17

    申请号:KR1020177018671

    申请日:2015-11-12

    Abstract: 전압-제어오실레이션(100)이설명된다. 이를위한장치에서, 인덕터(120)는탭을가지며, 포지티브-측출력노드(105) 및네거티브측 출력노드(106)를갖거나이에커플링된다. 탭은제 1 전류를수신하도록커플링된다. 조립자커패시터어레이(130)는포지티브-측출력노드(105) 및네거티브측 출력노드(106)에커플링되고선택신호들(168)을각각수신하도록커플링된다. 버랙터(140)는포지티브-측출력노드(105) 및네거티브측 출력노드(106)에커플링되고제어전압(143)을수신하도록커플링된다. 버랙터(140)는 MuGFET들(141, 142)을포함한다. 트랜스컨덕턴스셀(150)은포지티브-측출력노드(105) 및네거티브측 출력노드(106)에커플링되고, 트랜스컨덕턴스셀(150)은공통노드(107)를갖는다. 주파수스케일링된레지스터네트워크(160)는공통노드(107)에커플링되고, 제 2 전류에대한경로의저항에대한선택신호들(168)을수신하도록커플링된다.

    Abstract translation: 提供压控振荡(100)。 在用于此目的的装置中,电感器120具有抽头,并连接到或耦合到正侧输出节点105和负侧输出节点106。 抽头被耦合以接收第一电流。 粗略电容器阵列130被耦合到正侧输出节点105和负侧输出节点106,并且被耦合以分别接收选择信号168。 变容二极管140耦合到正侧输出节点105和负侧输出节点106,并被耦合以接收控制电压143。 变容二极管140包括MuGFET 141和142。 跨导单元150耦合到正侧输出节点105和负侧输出节点106,并且跨导单元150具有公共节点107。 频率缩放的寄存器网络160耦合到公共节点107并且被耦合以接收针对第二电流的路径的电阻的选择信号168。

    위상 동기 루프를 위한 재구성 가능한 프랙셔널-N 주파수 생성
    2.
    发明公开
    위상 동기 루프를 위한 재구성 가능한 프랙셔널-N 주파수 생성 审中-实审
    可重构的锁相环分数N频率生成

    公开(公告)号:KR1020170141794A

    公开(公告)日:2017-12-26

    申请号:KR1020177034762

    申请日:2016-04-26

    Abstract: 일예에서, 위상동기루프(PLL) 회로(108)는, 에러신호를생성하도록동작가능한에러검출기(202); 에러신호및 주파수대역선택신호에기초하여출력주파수를갖는출력신호제공하도록동작가능한오실레이터(204) ―출력주파수는주파수멀티플라이어와기준주파수의곱임― ; 분할기제어신호에기초하여피드백신호를생성하도록출력신호의출력주파수를분할하도록동작가능한주파수분할기(208); 주파수멀티플라이어의정수값 및프랙셔널값(fractional value)을표시하는입력들에기초하여분할기제어신호를생성하도록동작가능한 SDM(sigma-delta modulator)(209) ― SDM은 SDM의차수(order)를선택하도록동작가능한차수선택신호에응답함― ; 및취득상태에서, 주파수대역선택신호를생성하고 SDM의차수를세팅하도록동작가능한상태머신(214)을포함한다.

    Abstract translation: 在一个示例中,锁相环(PLL)电路108包括误差检测器202,其可操作以生成误差信号; 振荡器(204),可操作用于基于误差信号和频带选择信号提供具有输出频率的输出信号,所述输出频率是倍频器和参考倍频; 分频器(208),用于根据分频器控制信号对输出信号的输出频率进行分频以产生反馈信号; 可操作用于基于指示倍频器的整数值和分数值的输入来生成除法器控制信号的Σ-Δ调制器(SDM)209,所述SDM包括SDM的顺序 响应于可操作来选择的订单选择信号; 状态机214可操作以生成频带选择信号并将SDM的顺序设置为获取状态。

Patent Agency Ranking