-
公开(公告)号：KR1020100022852A
公开(公告)日：2010-03-03
申请号：KR1020080081553
申请日：2008-08-20
Applicant: 재단법인서울대학교산학협력재단
Abstract: PURPOSE: An apparatus and a method for controlling a flash memory including a dual page buffer are provided to load data between a page buffer and a flash memory or execute a program during data input/output between a host and the page buffer. CONSTITUTION: A controller(110) controls data transmission between a flash memory unit(120) and the first page buffer(131). The controller controls data transmission between the second page buffer(132) and a host. The first page buffer transmits data with the host while the flash memory unit transmits data with the second page buffer. The controller receives the first output command from the host during control based on the second load command received from the host.
Abstract translation: 目的：提供一种用于控制包括双页缓冲器的闪速存储器的装置和方法，用于在页缓冲器和闪速存储器之间加载数据，或者在主机和页缓冲器之间的数据输入/输出期间执行程序。 构成：控制器（110）控制闪存单元（120）和第一页缓冲器（131）之间的数据传输。 控制器控制第二页缓冲器（132）和主机之间的数据传输。 当闪存单元与第二页缓冲器发送数据时，第一页缓冲器与主机发送数据。 控制器根据从主机接收到的第二加载命令在控制期间从主机接收第一输出命令。
-
公开(公告)号：KR100903051B1
公开(公告)日：2009-06-18
申请号：KR1020080059150
申请日：2008-06-23
Applicant: 지인정보기술 주식회사 , 재단법인서울대학교산학협력재단
Abstract: 본 발명은 플래시 메모리 기반의 저장장치에서 호스트 읽기 성능을 극대화하기 위한 읽기 요청 처리 시스템에 관한 것이다. 본 발명에서 제안하는 읽기 요청 처리 시스템은 읽기 요청 처리를 저장장치의 프로세서에서 담당하던 종래의 시스템과 달리 독립적인 읽기 요청 자동 처리기를 추가함으로써 프로세서에 의한 병목 현상을 해결한다. 또한, 쓰기 버퍼를 사용하는 저장장치의 경우에는 읽기 요청 처리 시 쓰기 버퍼와 플래시 메모리의 데이터를 병합하여 호스트로 전송하는 과정을 디스크립터 배열(descriptor array) 기반으로 제어할 수 있도록 구성하여 프로세서 오버헤드를 최소화한다.
플래시 메모리(flash memory), 읽기 요청 처리, 디스크립터 배열(descriptor array)-
公开(公告)号：KR1020080073128A
公开(公告)日：2008-08-08
申请号：KR1020070011751
申请日：2007-02-05
Applicant: 지인정보기술 주식회사 , 재단법인서울대학교산학협력재단
IPC: G11C16/00
CPC classification number: G06F13/1668 , G06F3/061 , G06F3/0659 , G06F3/0679 , G11C2216/20
Abstract: A system and a method for controlling a flash memory using a descriptor array are provided to minimize overhead of a processor, by preventing the processor from controlling the flash memory directly. A descriptor array receiving part(310) receives a descriptor array including more than one descriptor corresponding to more than one work form a processor(301). A flash memory control part(320) checks a descriptor included in the descriptor array, and performs a flash memory control command included in the checked descriptor. The flash memory control part performs the flash memory control command independently of the operation of the processor. The flash memory control command includes an erase command, a program command or a read command.
Abstract translation: 提供了一种使用描述符阵列来控制闪存的系统和方法，以通过防止处理器直接控制闪速存储器来最小化处理器的开销。 描述符数组接收部分（310）从处理器（301）接收包括多于一个对应于多个工作形式的描述符的描述符阵列。 闪速存储器控制部分（320）检查描述符阵列中包括的描述符，并且执行包括在检查的描述符中的闪存控制命令。 闪存控制部分独立于处理器的操作执行闪存控制命令。 闪速存储器控制命令包括擦除命令，程序命令或读取命令。
-
公开(公告)号：KR1020080072605A
公开(公告)日：2008-08-06
申请号：KR1020080059150
申请日：2008-06-23
Applicant: 지인정보기술 주식회사 , 재단법인서울대학교산학협력재단
Abstract: A system and a method for processing a read request are provided to process a read request for a flash memory independently of a processor and confirm data distributed in the flash memory and a write buffer with a single read request by using descriptor arrangement. A read request processing system(401) includes a read request receiver(410) for receiving a read request having logical address information from a host interface, a physical address validity determination unit(420) for determining whether a physical address corresponding to a logical address included in the logical address information is valid in a translation table, a physical address receiver(440) for receiving the physical address with reference to the translation table when the physical address is valid in the translation table, and a read request unit(450) for requesting data corresponding to the physical address to be read from a flash memory. The read request processing system operates independently of a processor.
Abstract translation: 提供了一种用于处理读取请求的系统和方法，用于处理与处理器无关的读取请求，并通过使用描述符排列来确认分配在闪存中的数据和具有单个读取请求的写入缓冲器。 读请求处理系统（401）包括用于从主机接口接收具有逻辑地址信息的读请求的读请求接收器（410），用于确定与逻辑地址相对应的物理地址的物理地址有效性确定单元（420） 包括在逻辑地址信息中的逻辑地址信息在翻译表中是有效的;物理地址接收器（440），用于当所述物理地址在所述翻译表中有效时，参考所述转换表接收所述物理地址;以及读取请求单元（450） 用于请求与从闪速存储器读取的物理地址相对应的数据。 读取请求处理系统独立于处理器操作。
-
公开(公告)号：KR100817203B1
公开(公告)日：2008-03-27
申请号：KR1020060133120
申请日：2006-12-22
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G06F12/0246 , G06F3/0679 , G06F13/14 , G11C16/26
Abstract: A method for reading data of a nonvolatile storage device is provided to synchronize data transmission by operating a storage FSM(Finite State Machine) and a host FSM in parallel without firmware change, by using a register capable of being accessed by the storage FSM and the host FSM at the same time as a time stamp register. According to a method for reading data of a nonvolatile storage device(330), data of a first number of blocks are read from the nonvolatile storage device and then data of the blocks are stored in a data buffer(360). In correspondence to storage the block data in the data buffer, first time stamp is increased and is stored in a time stamp register(370). It is determined to transmit the data of the blocks stored in the data buffer to a host(310), by comparing the first time stamp with second time stamp.
Abstract translation: 提供一种用于读取非易失性存储装置的数据的方法，通过使用能够被存储器FSM访问的寄存器和通过存储器FSM访问的寄存器来并行地通过操作存储器FSM（有限状态机）和主机FSM而不进行固件更改来同步数据传输， 主机FSM同时作为时间戳寄存器。 根据用于读取非易失性存储设备（330）的数据的方法，从非易失性存储设备读取第一数量块的数据，然后将数据块存储在数据缓冲器（360）中。 对应于数据缓冲器中的块数据的存储，第一时间戳增加并存储在时间戳寄存器（370）中。 通过将第一时间戳与第二时间戳进行比较，确定将存储在数据缓冲器中的块的数据传送到主机（310）。
-
Patent Agency Ranking
公开(公告)号：KR1020090053164A
公开(公告)日：2009-05-27
申请号：KR1020070119853
申请日：2007-11-22
Applicant: 재단법인서울대학교산학협력재단
Abstract: 메모리 제어 장치 및 방법이 제공된다. 본 발명의 메모리 제어 장치는 복수의 플래시 메모리 유닛들 및 하나 이상의 호스트로부터 커맨드를 수신하고, 수신된 커맨드에 따라 상기 복수의 플래시 메모리 유닛들 각각을 제어하는 인터페이스부를 포함하고, 상기 인터페이스부는 상기 하나 이상의 호스트로부터 상기 복수의 플래시 메모리 유닛들에 대한 접근이 없는 동안 상기 복수의 플래시 메모리 유닛들 각각의 상태 정보를 읽어 저장하는 것을 특징으로 하며, 이를 통해 하드웨어의 복잡도를 줄일 수 있다.
상태 정보, 플래시 메모리, 인터페이스-
公开(公告)号：KR100869675B1
公开(公告)日：2008-11-21
申请号：KR1020070011751
申请日：2007-02-05
Applicant: 지인정보기술 주식회사 , 재단법인서울대학교산학협력재단
IPC: G11C16/00
CPC classification number: G06F13/1668 , G06F3/061 , G06F3/0659 , G06F3/0679 , G11C2216/20
Abstract: 본 발명은 플래시 메모리 기반의 저장장치 시스템의 성능을 극대화 하기 위하여, 디스크립터 배열을 이용한 플래시 메모리 제어 시스템 및 방법에 관한 것이다. 본 발명에서 제안하는 플래시 메모리 제어 시스템은 기존 플래시 메모리 기반의 저장 장치 시스템에서의 성능상의 병목을 일으키는 주요 원인이 되어왔던 프로세서의 오버헤드를 최소화 하기 위해 디스크립터 배열(descriptor array)기반의 직접 메모리 접근(DMA, direct memory access) 처리 방식을 채택한다. 이러한 방식을 통해 여러 개의 작은 단위의 작업들을 하나의 큰 단위의 작업으로 묶어서 한꺼번에 하드웨어가 처리하도록 함으로써 프로세서의 오버헤드를 최소화할 수 있다. 또한, 이러한 DMA기능을 지원하는 제어장치를 여러 개 두고 각각의 제어장치가 서로 다른 플래시 칩에 동시에 작업을 수행할 수 있도록 함으로써 여러 개의 칩으로 구성된 플래시 저장장치 시스템에서의 병렬 성을 최대화 하도록 한다. 마지막으로 이러한 서로 다른 제어장치들 사이의 우선순위를 두고 저장장치 시스템의 사용자가 체감하는 반응속도를 결정할 수 있는 중요한 작업을 실행하려는 제어장치가 그렇지 않은 제어장치를 선점할 수 있도록 함으로써 사용자의 요청에 대한 전체 플래시 메모리 제어시스템의 지연시간을 최소화 한다.
플래시 메모리, DMA, 디스크립터 배열(descriptor array), 제어, 인터페이스-
公开(公告)号：KR100817204B1
公开(公告)日：2008-03-27
申请号：KR1020060133121
申请日：2006-12-22
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G11C16/349 , G06F12/0246 , G06F2212/1036 , G06F2212/7211 , G11C16/3495 , Y02D10/13
Abstract: A method and an apparatus for mapping a flash memory are provided to perform wearing equal even if using a smaller number of counters rather than the number of physical blocks of the flash memory. An apparatus for mapping a flash memory(230) includes a smaller number of counters than the number of physical blocks of the flash memory and a control part(210). The control part changes the value of at least one counter in correspondence to an erase command for at least one physical block of the flash memory, and maps at least one physical block to a logic block on the basis of the value of the counters.
Abstract translation: 提供了用于映射闪速存储器的方法和装置，以便即使使用较少数量的计数器而不是闪速存储器的物理块的数量来执行磨损相等。 用于映射闪速存储器（230）的装置包括比闪存的物理块的数量少的控制部（210）的计数器数量。 控制部分根据闪速存储器的至少一个物理块的擦除命令改变至少一个计数器的值，并且根据计数器的值将至少一个物理块映射到逻辑块。
-
公开(公告)号：KR1020060120517A
公开(公告)日：2006-11-27
申请号：KR1020060093719
申请日：2006-09-26
Applicant: 재단법인서울대학교산학협력재단
Inventor： 민상렬
IPC: H04B17/00
CPC classification number: H04W48/04 , H04M3/42348
Abstract: A device for automatically converting call termination/origination and location registration functions and a method therefor are provided to automatically and instantly stop the call termination/origination and location registration functions within a certain zone even though a portable communication apparatus is in a state capable of conducting call termination/origination and location registration, thereby preventing accidents caused by usage of the communication apparatus. A CMD(Call Mode Designator)(14) comprises the followings. A mode setup switch(10) enables functions, which are to be restricted in a zone where the CMD(14) is installed, to be set in the outside, among call termiantion/origination and location registration functions of a communication apparatus. A baseband unit(11) generates a particular code for encoding whether to permit the call reception/origination and location registration functions according to the set functions, and modulates the generated code to repeatedly transmit the code. A transmission radio(12) transmits a wireless signal of the particular code by using a general opening-type frequency band through an antenna(13), and conducts functions of frequency conversion, multi-connection, and waveform shaping.
Abstract translation: 提供用于自动转换呼叫终止/发起和位置登记功能的装置及其方法，以便即使便携式通信装置处于能够进行的状态，也可自动并立即停止某个区域内的呼叫终止/发起和位置登记功能 呼叫终止/发起和位置登记，从而防止由使用通信装置引起的事故。 CMD（呼叫模式指示符）（14）包括以下内容。 一种模式设置开关（10）使通信设备的呼叫终止/发起和位置登记功能之间的在外部设置被设置在CMD（14）的区域中的功能被限制。 基带单元（11）根据设定的功能产生编码是否允许呼叫接收/发起和位置登记功能的特定代码，并且调制生成的代码以重复发送代码。 传输无线电（12）通过使用通过天线（13）的通用开放型频带来发送特定码的无线信号，并且进行频率转换，多连接和波形整形的功能。
-
公开(公告)号：KR100881597B1
公开(公告)日：2009-02-03
申请号：KR1020070011249
申请日：2007-02-02
Applicant: 지인정보기술 주식회사 , 재단법인서울대학교산학협력재단
CPC classification number: G06F12/0246
Abstract: 본 발명은 플래시 메모리 기반의 저장장치에서 호스트 읽기 성능을 극대화하기 위한 읽기 요청 처리 시스템에 관한 것이다. 본 발명에서 제안하는 읽기 요청 처리 시스템은 읽기 요청 처리를 저장장치의 프로세서에서 담당하던 종래의 시스템과 달리 독립적인 읽기 요청 자동 처리기를 추가함으로써 프로세서에 의한 병목 현상을 해결한다. 또한, 쓰기 버퍼를 사용하는 저장장치의 경우에는 읽기 요청 처리 시 쓰기 버퍼와 플래시 메모리의 데이터를 병합하여 호스트로 전송하는 과정을 디스크립터 배열(descriptor array) 기반으로 제어할 수 있도록 구성하여 프로세서 오버헤드를 최소화한다.
플래시 메모리(flash memory), 읽기 요청 처리, 디스크립터 배열(descriptor array)Abstract translation: 本发明涉及一种读取请求处理系统，用于最大化基于闪存的存储设备中的主机读取性能。 读出的本发明所提出的请求处理系统通过从常规系统不同地添加独立读自动处理机请求负责处理从所述处理器向所述存储装置的读取请求解决了处理器的瓶颈。 在使用写入缓冲器的存储设备的情况下，通过读请求处理中的描述符阵列来控制将写缓冲器和闪存的数据传送到主机的处理， 最小化它。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.023 seconds)
