公开(公告)号：KR1020080042616A

公开(公告)日：2008-05-15

申请号：KR1020060111296

申请日：2006-11-10

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  신희선

IPC: G09G3/30 ,  G09G3/32 ,  G09G3/20 ,  H05B33/08

CPC classification number: Y02B20/343 ,  G09G3/3258 ,  H05B33/0896

Abstract: A pixel circuit of an OELD(Organic Electro-Luminescence Display) device is provided to rapidly execute the operation of circuit by rapidly charging a value applied the threshold voltage of a transistor in a storage component. An OELD(Organic Electro-Luminescence Display) device includes a first source voltage line(VDD), a first signal input unit(CLK), first and second transistors(T1,T2), and a first storage component(C1). The first source voltage line supplies a first source voltage. The first signal input unit supplies a clock signal. The first and second transistors are connected to the first source voltage line and the first signal input unit, respectively. The first storage component, electrically connected between a control electrode of the first transistor and a first electrode, stores data voltages. The second transistor is connected between the control electrode of the first transistor and a second electrode.

Abstract translation: 提供了一种OELD（有机电致发光显示器）器件的像素电路，通过快速地对施加存储部件中的晶体管的阈值电压的值进行快速充电来快速地执行电路的动作。 一种OELD（有机电致发光显示器）装置包括第一源极电压线（VDD），第一信号输入单元（CLK），第一和第二晶体管（T1，T2）和第一存储部件（C1）。 第一个源极电压线提供第一个源极电压。 第一信号输入单元提供时钟信号。 第一和第二晶体管分别连接到第一源电压线和第一信号输入单元。 电连接在第一晶体管的控制电极和第一电极之间的第一存储部件存储数据电压。 第二晶体管连接在第一晶体管的控制电极和第二电极之间。

公开(公告)号：KR100834065B1

公开(公告)日：2008-06-02

申请号：KR1020060111296

申请日：2006-11-10

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  신희선

IPC: G09G3/30 ,  G09G3/32 ,  G09G3/20 ,  H05B33/08

CPC classification number: Y02B20/343

Abstract: 본 발명은 유기 전계 발광 표시 장치의 화소 회로에 관한 것으로서, 해결하고자 하는 기술적 과제는 클럭 신호를 이용하여 용량성 소자를 초기화하는 동시에 트랜지스터의 문턱 전압을 저장하는데 있다. 이를 위해 본 발명은 제1전원전압을 공급하는 제1전원전압선과, 클럭 신호를 공급하는 제1신호입력부와, 상기 제1전원전압선과 전기적으로 연결되는 제1트랜지스터와, 상기 제1신호입력부와 전기적으로 연결되는 제2트랜지스터와, 상기 제1트랜지스터의 제어 전극과 제1전극 사이의 전압을 유지하는 제1용량성 소자와, 상기 제1트랜지스터의 제어 전극과 제2전극 사이에 상기 제2트랜지스터가 전기적으로 연결된 유기 전계 발광 표시 장치의 화소 회로를 개시한다.
AMOLED, 문턱 전압, 초기화, 트랜지스터, 데이터 전압

公开(公告)号：KR100779663B1

公开(公告)日：2007-11-26

申请号：KR1020060068537

申请日：2006-07-21

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진 ,  신희선

IPC: H03K19/0175 ,  G09G3/20 ,  G09G3/36 ,  G09G3/30

CPC classification number: G09G3/3611 ,  G09G3/3688 ,  H03F3/005 ,  H03F3/45475 ,  H03K19/0013

Abstract: An analog buffer using offset compensation is provided to prevent a leakage current and an error due to mismatching between signal lines. A first transistor(P1) has a gate applied with a first input voltage and a drain applied with a first supply voltage. A second transistor(P2) has a gate applied with a second input voltage, a drain connected to a source of the first transistor, and a source applied with a second supply voltage. First and second switching elements have gates applied with first and second clock signals. A first capacitor(C1) is charged with the same voltage as that across the gate and the drain of the first transistor. A second capacitor(C2) is charged with the same voltage as that across the drain of the first transistor and the gate of the second transistor. A third switching element has a gate applied with the first clock signal, and the fourth switching element has a gate applied with the second clock signal.

Abstract translation: 提供使用偏移补偿的模拟缓冲器，以防止漏电流和由于信号线之间的失配引起的误差。 第一晶体管（P1）具有施加有第一输入电压的栅极和施加有第一电源电压的漏极。 第二晶体管（P2）具有施加有第二输入电压的栅极，连接到第一晶体管的源极的漏极和施加有第二电源电压的源极。 第一和第二开关元件具有施加第一和第二时钟信号的栅极。 第一电容器（C1）的电压与第一晶体管的栅极和漏极的电压相同。 对第二电容器（C2）充电与第一晶体管的漏极和第二晶体管的栅极的电压相同的电压。 第三开关元件具有施加有第一时钟信号的栅极，并且第四开关元件具有施加第二时钟信号的栅极。

公开(公告)号：KR100810602B1

公开(公告)日：2008-03-06

申请号：KR1020060050372

申请日：2006-06-05

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  신희선

IPC: G09G3/30

CPC classification number: G09G2300/0819

Abstract: 본 발명은 유기발광소자의 구동을 위한 전압기입방식 화소구조에 관한 것으로, 비정질 박막트랜지스터를 이용한 저소비전력용 능동형 유기발광표시장치의 화소구조에 관한 것이다.
본 발명에 따른 전압기입방식 화소구조는 유기물 발광다이오드(O-LED)와; 외부에서 인가되는 선택 신호에 의해 구동 화소를 선택하는 제1 트랜지스터와; 상기 선택수단에 의해 인가되는 제어전압에 따라 소정의 전하를 저장하는 커패시터와; 상기 커패시터에 저장된 전하에 따른 전압을 수신하여 전류를 상기 유기물 발광다이오드에 인가하는 제2 트랜지스터; 및 발광과정에서는 상기 유기물 발광다이오드에 전류가 흐르도록 하고, 상기 제2 트랜지스터의 문턱전압 보상과정에서는 상기 유기물 발광다이오드로의 전류흐름을 차단하는 문턱전압 보상부를 포함하는 것을 특징으로 한다.

비정질 실리콘 박막트랜지스터, 문턱전압, 전압기입

公开(公告)号：KR1020070116389A

公开(公告)日：2007-12-10

申请号：KR1020060050372

申请日：2006-06-05

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  신희선

IPC: G09G3/30

CPC classification number: G09G2300/0819 ,  G09G3/3241 ,  G09G2300/043

Abstract: A voltage programming type pixel structure is provided to suppress deterioration of a threshold voltage of amorphous silicon thin film transistors by applying clock and control signals in addition to selection and data signals. A voltage programming type pixel structure includes an organic light emitting diode(OLED), a first transistor(T1), a capacitor(Cst), a second transistor(T2), and a threshold voltage compensator. The first transistor selects a driving pixel according to a selection signal from outside. The capacitor stores charges according to a control voltage from a selector. The second transistor receives voltage corresponding to the charges and outputs corresponding current to the organic light emitting diode. The threshold voltage compensator supplies current to the organic light emitting diode during illumination and blocks a current flowing to the organic light emitting diode during compensation of the threshold voltage in the second transistor.

Abstract translation: 提供电压编程类型像素结构，以通过除选择和数据信号之外施加时钟和控制信号来抑制非晶硅薄膜晶体管的阈值电压的劣化。 电压编程型像素结构包括有机发光二极管（OLED），第一晶体管（T1），电容器（Cst），第二晶体管（T2）和阈值电压补偿器。 第一晶体管根据来自外部的选择信号选择驱动像素。 电容器根据来自选择器的控制电压存储电荷。 第二晶体管接收对应于电荷的电压，并输出对应于有机发光二极管的电流。 阈值电压补偿器在照明期间向有机发光二极管提供电流，并且在补偿第二晶体管中的阈值电压期间阻断流向有机发光二极管的电流。

公开(公告)号：KR100811998B1

公开(公告)日：2008-03-10

申请号：KR1020060121693

申请日：2006-12-04

Applicant: 삼성에스디아이 주식회사 ,  재단법인서울대학교산학협력재단 ,  한민구

Inventor： 한민구 ,  남우진 ,  박중현 ,  신희선

IPC: H01L29/786

CPC classification number: H01L29/78696 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78645

Abstract: A thin film transistor and a flat panel display including the same are provided to reduce effectively a leakage current by reducing kink current, horizontal electric field, and band bending. A semiconductor layer having a width and a length is formed on a substrate(10). The semiconductor layer includes a source region, a first channel region(20a), a first dopoing region(20c), a second channel region, and a drain region(20e). The first width of the first channel region is different from the second width of the second channel region. A gate insulating layer is formed on the semiconductor layer. A gate electrode is formed on the gate insulating layer. The gate electrode includes a first gate electrode(40a) formed at a position facing the first channel region and a second gate electrode(40b) formed at a position facing the second channel region.

Abstract translation: 提供薄膜晶体管和包括该薄膜晶体管的平板显示器，以通过减少扭结电流，水平电场和带弯曲来有效地减少泄漏电流。 在衬底（10）上形成具有宽度和长度的半导体层。 半导体层包括源极区，第一沟道区（20a），第一掺杂区（20c），第二沟道区和漏区（20e）。 第一沟道区的第一宽度与第二沟道区的第二宽度不同。 在半导体层上形成栅极绝缘层。 在栅极绝缘层上形成栅电极。 栅电极包括形成在面向第一沟道区的位置处的第一栅电极（40a）和形成在面向第二沟道区的位置的第二栅电极（40b）。