公开(公告)号：KR1020180107393A

公开(公告)日：2018-10-02

申请号：KR1020170034484

申请日：2017-03-20

Applicant: 전남대학교산학협력단

Inventor： 류상완 ,  강진호

IPC: H01L29/66 ,  H01L29/778 ,  H01L21/3063 ,  H01L21/306

CPC classification number: H01L29/66462 ,  H01L21/30612 ,  H01L21/3063 ,  H01L29/7783

Abstract: 본발명은고성능저전력전계효과트랜지스터소자및 이의제조방법에관한것으로, 본발명이일실시예에따른고성능저전력전계효과트랜지스터소자의제조방법은준비된기판상에유전체를증착및 패터닝하여유전층을형성하는단계; 상기유전층의상부에 u-GaN, n-GaN 및 u-GaN이순차적으로증착된 GaN 구조층을형성하는단계; 상기 GaN 구조층을식각하여선택된칩 형상으로패터닝하는단계; 상기유전층을식각하여제거하는단계; 상기유전층의상부 u-GaN를식각하여 n-GaN를노출시키는단계; 상기 n-GaN를식각하여박막의 GaN층을형성하는단계; 및상기 GaN층에게이트유전체증착및 전극을형성하는단계를포함하는것을특징으로한다.

公开(公告)号：KR101278063B1

公开(公告)日：2013-06-24

申请号：KR1020120011655

申请日：2012-02-06

Applicant: 전남대학교산학협력단

Inventor： 류상완 ,  강진호

IPC: H01L33/22 ,  H01L33/32

CPC classification number: H01L33/0079 ,  H01L21/76259 ,  H01L33/0075 ,  H01L33/32

Abstract: PURPOSE: A method for separating a semiconductor device using a nanoporous GaN is provided to easily separate a substrate by using a chemical lift off process. CONSTITUTION: A first n-type nitride layer(200) is formed on a substrate(100). A dielectric layer(300) is formed in the upper part of the first n-type nitride layer. A nanoporous structure is formed under the surface of the first n-type nitride layer. A second n-type nitride layer is regrown to form a second n-type nitride layer. A conducting type substrate is bonded to the second n-type nitride layer. [Reference numerals] (100) Substrate; (AA) Front drawing; (BB) Plane drawing

Abstract translation: 目的：提供使用纳米多孔GaN分离半导体器件的方法，以通过使用化学剥离工艺容易地分离衬底。 构成：在基板（100）上形成第一n型氮化物层（200）。 在第一n型氮化物层的上部形成介电层（300）。 在第一n型氮化物层的表面下形成纳米孔结构。 再生长第二n型氮化物层以形成第二n型氮化物层。 导电型基板与第二n型氮化物层接合。 （附图标记）（100）基板; （AA）正面图; （BB）平面图

公开(公告)号：KR101914707B1

公开(公告)日：2018-11-05

申请号：KR1020170034484

申请日：2017-03-20

Applicant: 전남대학교산학협력단

Inventor： 류상완 ,  강진호

IPC: H01L29/66 ,  H01L29/778 ,  H01L21/3063 ,  H01L21/306

Abstract: 본발명은고성능저전력전계효과트랜지스터소자및 이의제조방법에관한것으로, 본발명이일실시예에따른고성능저전력전계효과트랜지스터소자의제조방법은준비된기판상에유전체를증착및 패터닝하여유전층을형성하는단계; 상기유전층의상부에 u-GaN, n-GaN 및 u-GaN이순차적으로증착된 GaN 구조층을형성하는단계; 상기 GaN 구조층을식각하여선택된칩 형상으로패터닝하는단계; 상기유전층을식각하여제거하는단계; 상기유전층의상부 u-GaN를식각하여 n-GaN를노출시키는단계; 상기 n-GaN를식각하여박막의 GaN층을형성하는단계; 및상기 GaN층에게이트유전체증착및 전극을형성하는단계를포함하는것을특징으로한다.