公开(公告)号：KR1020000009126A

公开(公告)日：2000-02-15

申请号：KR1019980029321

申请日：1998-07-21

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: G06F13/00

Abstract: PURPOSE: An apparatus for controlling a PCI local bus is to perform a function addition easily and perform a multiplex of bus according to an application use of a user. CONSTITUTION: An apparatus for controlling a PCI local bus comprises: a PCI block(1) for indicating a state of a PCI bus cycle, transmitting data and a signal, and managing a PCI bus signal and a back-end interface signal; a configuration(2) for setting a circumstance of the PCI bus control device; a plurality of bi-direction pad(3-13) for transmitting a signal between PCI slots or users; multiplexers(14,15) for selecting data with which a user provides the PCI block(1). Thereby, a new function and the multiple of buses are added easily.

Abstract translation: 目的：一种用于控制PCI局部总线的装置是容易地执行功能添加，并根据用户的应用使用执行总线的复用。 构成：用于控制PCI本地总线的装置包括：PCI块（1），用于指示PCI总线周期的状态，发送数据和信号，以及管理PCI总线信号和后端接口信号; 用于设置PCI总线控制装置的环境的配置（2）; 用于在PCI时隙或用户之间发送信号的多个双向盘（3-13） 用于选择用户提供PCI块（1）的数据的多路复用器（14,15）。 因此，容易添加新功能和多个总线。

公开(公告)号：KR100274425B1

公开(公告)日：2000-12-15

申请号：KR1019980029321

申请日：1998-07-21

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: G06F13/00

Abstract: 본 발명은 피씨아이 로컬버스 제어장치에 관한 것으로, 유저 어플리케이션과 피씨아이버스간의 데이터 전송용 인터페이스 장치를 제어하는 인터페이스제어 장치에 있어서, 피씨아이버스 싸이클(PCI Bus cycle) 상태를 나타내고 어드레스, 데이터 및 신호를 전송하며 피씨아이버스 신호들과 백앤드 인터페이스신호 들을 관리하는 피씨아이블럭(PCI;1)과, 상기 피씨아이버스 제어장치 환경설정용 컨피그레이션(configuration ; 2), 상기 피씨아이블럭(1)과 피씨아이 슬롯 또는 유저간의 신호전송을 위한 다수의 양방향 패드(Tri-PAD;3),(Bi-PAD;4∼13), 유저로부터 상기 피씨아이블럭(1)으로 들어가는 데이터를 선택하는 먹스(MUX;14,15)로 구성되어 많은 공간을 차지하지 않으면서도 각 구성부를 세분화 하여 새로운 기능의 추가가 용이하며, 유저의 어플리케이션 용도에 따라 버스들을 쉽게 다중화 할 수 있는 장점이 있는 것이다.

公开(公告)号：KR100314235B1

公开(公告)日：2001-12-28

申请号：KR1019980029019

申请日：1998-07-18

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: H03M7/00

Abstract: 본 발명은 블럭 암호화 알고리즘 중에서 가장 널리 사용되는 DES(Data Encryption Standard; 이하 "디이에스"라 함) 알고리즘을 디스클램블링(descrambling)하는 디스클램블링 장치에 관한 것으로서, 암호화된 데이터를 복호화 하는 복호화 시스템에 있어서, 티에스(TS) 비트열의 암호화 된 데이터와, 상기 암호화 된 데이터를 복호화 하기 위한 키 및, 초기설정 벡터를 받아서 디이에스 복호기(DES decrypter)로 전송하는 신호전처리부(1)와; 전송된 암호화된 데이터를 상기 키와 상기 초기설정 벡터를 이용하여 복호화 하는 디이에스 복호기(2 ; DES decrypter)로 구성되어 암호화된 MPEG-2 티에스(TS) 비트열의 암호화 된 데이터를 여러 동작모드에서 효율적으로 복호화 할 수 있는 장점이 있는 것이다.

公开(公告)号：KR1020000008922A

公开(公告)日：2000-02-15

申请号：KR1019980029018

申请日：1998-07-18

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: G06F13/00

Abstract: PURPOSE: A smart card interface apparatus is to perform the communication between a smart card and an external microprocessor. CONSTITUTION: A smart card interface apparatus comprises: a resistor unit(1) for processing an operation of a smart card and the value determining an auxiliary clock (buadclk); a second resistor unit(2) for controlling the communication between an external micro processor and the smart card; a resistor buffer(3) for dividing the auxiliary clock according to an input clock; an active and inactive unit(4) for activating the smart card in initial and inactivating the smart card when the communication is completed; a serial/parallel converting unit(5) for a serial data of the microprocessor into a parallel data; and a parallel/serial converting unit(6) for converting the data of the microprocessor and the data of the second resistor unit (2) into serial data and outputting the serial data to the smart card. Thereby, the communication speed between the smart card and the microprocessor is adjusted actively.

Abstract translation: 目的：智能卡接口设备是执行智能卡和外部微处理器之间的通信。 构成：智能卡接口装置包括：用于处理智能卡的操作的电阻器单元（1）和确定辅助时钟（buadclk）的值; 用于控制外部微处理器和智能卡之间的通信的第二电阻器单元（2） 电阻缓冲器（3），用于根据输入时钟分频辅助时钟; 主动和非活动单元（4），用于当通信完成时启动智能卡初始化和停用智能卡; 用于将微处理器的串行数据转换为并行数据的串行/并行转换单元（5）; 以及用于将微处理器的数据和第二电阻器单元（2）的数据转换为串行数据并将串行数据输出到智能卡的并行/串行转换单元（6）。 由此，主动地调整智能卡与微处理器之间的通信速度。

公开(公告)号：KR1019990031099A

公开(公告)日：1999-05-06

申请号：KR1019970051664

申请日：1997-10-08

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  최광호 ,  조삼구 ,  임기택

IPC: H04N21/6334 ,  H04N21/4408

Abstract: 스크램블링된 데이터 비트열의 디스크램블링 장치가 개시된다. 본 발명에 의한 디스크램블링 장치는, 전송스트림(TS) 데이터를 입력하는 입력접속부와, 키 도구로부터 자격처리메시지 신호를 입력받아 바이트 단위의 콘트롤워드를 출력하는 콘트롤워드접속부와, 패킷의 시작과 유효함을 알리는 패킷시작신호 및 패킷유효신호, 유효패킷의 시작과 종료를 알리는 스크램블화 패킷시작신호 및 스크램블화 패킷유효신호, 최종 블록직전의 유효블록출력을 알리는 최종블록전 유효블록신호, 블록이 구성되지 않는 레지듀의 출력을 알리는 레지듀신호를 포함하는 제어신호를 출력하는 전처리부와, 바이트 단위의 상기 TS 데이터를 입력받아 시스템 클록에 동기화하여 상기 TS 데이터를 출력하는 선입선출식 버퍼, 및 상기 전처리부로부터 출력된 제어신호를 입력받아 디스크램블링하여 디스크램블화 데이터를 출력하는 디� ��크램블러를 포함하여, 전처리부에서 패킷의 시작과 종료, 유효 패킷의 시작과 종료, 최종 블록직전의 유효블록출력, 블록을 구성하지 않는 레지듀의 출력을 나타내는 제어신호를 상기 디스크램블러로 알려 줌으로써 상기 디스크램블러에서 패킷단위로 디스크램블링 처리를 함에 있어 신뢰성을 높일 수 있으며, 상기 디스크램블러에서는 효율적으로 바이트 단위의 해독과 블록단위의 해독을 수행할 수 있다.

公开(公告)号：KR100275924B1

公开(公告)日：2000-12-15

申请号：KR1019980029018

申请日：1998-07-18

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: G06F13/00

Abstract: 본 발명은 스마트카드와 외부 마이크로 프로세서 간의 통신을 가능하게 하는 인터페이스 장치에 관한 것으로서, 마이크로프로세서(MP)와 스마트카드(SC) 사이의 통신용 인터페이스장치에 있어서, 상기 스마트카드(SC)의 동작여부와 보클럭(buadclk)을 결정하는 값을 처리하는 제1레지스터부(1)와; 상기 마이크로프로세서(MP)와 스마트카드(SC) 사이의 통신을 제어하는 제2레지스터부(2); 상기 제2레지스터부(2)에 저장된 값을 이용하여 입력된 클럭에 따라 보클럭을 분주하는 보레이트 레지스터 버퍼(3); 상기 스마트카드(SC)를 초기에 활성화 (activation)하고, 어햄스(ahems)통신을 완료한 후 상기 스마트카드(SC)를 비활성화(deactivation)하는 활성화 및 비활성화 수단(4); 상기 스마트카드(SC)로부터 입력되는 직렬데이터를 병렬데이터로 변환하여 출력하는 직렬/병렬변환부(5) 및; 상기 마이크로프로세서(MP)로부터 입력되는 데이터와 상기 제2레지스터부(2)로부터 입력되는 동기신호를 직렬데이터로 변환하여 상기 스마트카드(SC)로 출력하는 병렬/직렬변환부(6))로 구성되어 새로운 기능의 추가가 용이하고 쉽게 사양을 만족시키는 프로그래밍을 할 수 있으며 카드종류에 관계없이 스마트카드와 마이크로프로세서 사이의 통신속도를 능동적으로 조절할 수 있는 장점이 있는 것이다.

公开(公告)号：KR1020000008923A

公开(公告)日：2000-02-15

申请号：KR1019980029019

申请日：1998-07-18

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  임기택 ,  최광호

IPC: H03M7/00

CPC classification number: H03M13/251 ,  H03M13/6508

Abstract: PURPOSE: A data DES descrambling device is provided which efficiently decrypts encrypted data of MPEG-2 TS(transport stream) bit series in various modes. CONSTITUTION: A signal pre-processing unit(1) receives encrypted data of TS bit series, a key for decrypting the encrypted data and an initialization vector, and transfers them to DES decrypter. A DES decrypter(2) decrypts the encrypted data using the key and the initialization vector. The DES decrypter includes a control register unit for controlling decryption operation of the encrypted data according to operation mode, and a rounding block decrypter for performing rounding operation sixteen times and decrypting the encrypted data. The descrambling device decrypts efficiently the encrypted data of TS bit series in various modes, such as ECB(Electronic CodeBook), CBC(Cipher Block Chaining) and CFB(Cipher FeedBack) modes.

Abstract translation: 目的：提供一种数据DES解扰装置，其以各种模式高效地解密MPEG-2TS（传输流）比特序列的加密数据。 构成：信号预处理单元（1）接收TS位串的加密数据，用于解密加密数据的密钥和初始化向量，并将其传送到DES解密器。 DES解密器（2）使用密钥和初始化向量解密加密数据。 DES解密器包括用于根据操作模式控制加密数据的解密操作的控制寄存器单元和用于执行舍入操作十六次并对加密数据进行解密的舍入块解密器。 解密装置以ECB（Electronic CodeBook），CBC（密码块链接），CFB（CipherBackback）等各种模式有效地解密TS比特序列的加密数据。

公开(公告)号：KR100243358B1

公开(公告)日：2000-02-01

申请号：KR1019970051664

申请日：1997-10-08

Applicant: 전자부품연구원

Inventor： 이동호 ,  동용배 ,  최광호 ,  조삼구 ,  임기택

IPC: H04N21/6334 ,  H04N21/4408

Abstract: 스크램블링된 데이터 비트열의 디스크램블링 장치가 개시된다. 본 발명에 의한 디스크램블링 장치는, 전송스트림(TS) 데이터를 입력하는 입력접속부와, 키 도구로부터 자격처리메시지 신호를 입력받아 바이트 단위의 콘트롤워드를 출력하는 콘트롤워드접속부와, 패킷의 시작과 유효함을 알리는 패킷시작신호 및 패킷유효신호, 유효패킷의 시작과 종료를 알리는 스크램블화 패킷시작신호 및 스크램블화 패킷유효신호, 최종 블록직전의 유효블록출력을 알리는 최종블록전 유효블록신호, 블록이 구성되지 않는 레지듀의 출력을 알리는 레지듀신호를 포함하는 제어신호를 출력하는 전처리부와, 바이트 단위의 상기 TS 데이터를 입력받아 시스템 클록에 동기화하여 상기 TS 데이터를 출력하는 선입선출식 버퍼, 및 상기 전처리부로부터 출력된 제어신호를 입력받아 디스크램블링하여 디스크램블화 데이터를 출력하는 디� ��크램블러를 포함하여, 전처리부에서 패킷의 시작과 종료, 유효 패킷의 시작과 종료, 최종 블록직전의 유효블록출력, 블록을 구성하지 않는 레지듀의 출력을 나타내는 제어신호를 상기 디스크램블러로 알려 줌으로써 상기 디스크램블러에서 패킷단위로 디스크램블링 처리를 함에 있어 신뢰성을 높일 수 있으며, 상기 디스크램블러에서는 효율적으로 바이트 단위의 해독과 블록단위의 해독을 수행할 수 있다.