公开(公告)号：KR1020050053424A

公开(公告)日：2005-06-08

申请号：KR1020030086913

申请日：2003-12-02

Applicant: 전자부품연구원

Inventor： 홍인기 ,  조진웅 ,  강성진 ,  전선도 ,  이장연 ,  주세준

IPC: H04L1/00

CPC classification number: H04L1/0061 ,  H03M13/096

Abstract: 본 발명은 정 진폭 이진 직교 변조 방식에서 오류 정정을 위한 블록 합 검사 방법에 관한 것으로, 보다 자세하게는 블록 합 검사를 통해 오류를 정정하여 성능을 개선하는 방법에 관한 것이다.
본 발명의 정 진폭 이진 직교 변조 방식에서 오류 정정을 위한 블록 합 검사 방법은 데이터 신호를 검출하고 상기 검출된 신호 중 정보 비트를 이용하여 잉여 비트를 재생성 및 비교하는 단계 및 상기 단계 후 패리티 비트를 재생성 및 비교하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 정 진폭 이진 직교 변조 방식에서 오류 정정을 위한 블록 합 검사 방법은 정 진폭을 만들기 위해서 추가한 잉여 비트와 새롭게 추가한 패리티 비트를 이용하여 격자 형태로 부호를 구성함으로써, 수신 비트에 대하여 오류를 검출하거나 정정할 수 있는 장점이 있고, 성능을 개선하는 효과가 있다.