-
公开(公告)号：KR1019980054617A
公开(公告)日：1998-09-25
申请号：KR1019960073782
申请日：1996-12-27
Applicant: 철강융합신기술연구조합
IPC: H04L29/02
Abstract: 본 발명은 프로그래머블 로직 콘트롤러의 버스신호를 확장시킬 때 노이즈의 유입과 신호의 시간지연에 기인하게 되는 오동작을 방지하기 위한 프로그램형 제어기의 버스 확장장치에 관한 것이다.
프로그램 제어기의 버스를 다단으로 확장하게 되는 경우 기본 베이스 보드에서 발생한 어드레스와 데이터와 제어 신호는 확장보드에서의 시간지연에 의해 불확실한 구간이 발생하여 신호가 변경될 수 있다.
본 발명의 특징은 디지털 설계를 이용하여 베이스 보드에서 발생한 신호를 확장보드에서도 사용할 수 있는 신호로 변환시키고, 이를 확장보드의 버스신호로 사용하는 단순한 버스 확장에 따른 데이터 에러를 방지하게 한다는데 있다.-
Patent Agency Ranking
公开(公告)号：KR1019970066849A
公开(公告)日：1997-10-13
申请号：KR1019960009264
申请日：1996-03-29
Applicant: 철강융합신기술연구조합
IPC: G06F5/06
Abstract: 본 발명은 프로그램형 제어기의 하드웨어 장치에 관한 것으로서, m개의 트라이스테이트버퍼로 이루어진 제1,2버퍼부(1),(2)와 m개의 멀티플렉서로 이루어진 제1~3멀티플렉서부(3), (4), (5), 멀티플렉서부(6), 래치부(7) 및 디코더(8)로 구성되어 비트 명령 수행시 한 명령당 1~2회의 쉬프트 작업을 없앨 수 있으므로 비트 명령 수행시 수행시간이 최소 20%에서 최대 50%까지 감소되는 효과가 있는 프로그램형 제어기에서 비트연산을 도와주는 하드웨어 장치이다.
-
公开(公告)号：KR100222304B1
公开(公告)日：1999-10-01
申请号：KR1019970009336
申请日：1997-03-19
Applicant: 철강융합신기술연구조합
IPC: G05B19/05
Abstract: 본 발명은 프로그래머블 로직 콘트롤러의 로더에 있어서 연산자와 함께 명령어를 이루는 피연산자가 그 연산자에 대하여 합당한 디바이스(DEVICE)인지의 여부를 단한번의 비교연산으로 판별함으로써 성능향상을 도모하는 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법에 관한 것으로, 본 발명에 의한 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법은 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법에 있어서, 연산자는 그 연산자 다음에 위치할 수 있는 디바이스에 대한 정보를 나타내는 피연산자데이타를 갖고, 피연산자로써의 모든 디바이스는 서로 다른 비트에 셋팅되는 고유한 비트아이디를 갖을 때, 상기 연산자의 피연산자데이타와 상기 비교될 디바이스의 고유 비트아이디를 논리곱하고, 상기 논리곱한 결과가 논리 1이� � 그 연산자에 대하여 그 피연산자가 합당하다고 판단하고, 논리 0이면 연산자에 대하여 피연산자가 합당하지 않다고 판단함에 의한다.
-
公开(公告)号：KR100212237B1
公开(公告)日：1999-08-02
申请号：KR1019960073782
申请日：1996-12-27
Applicant: 철강융합신기술연구조합
IPC: H04L29/02
Abstract: 본 발명은 프로그래머블 로직 콘트롤러의 버스신호를 확장시킬 때 노이즈의 유입과 신호의 시간지연에 기인하게 되는 오동작을 방지하기 위한 프로그램형 제어기의 버스 확장장치에 관한 것이다.
프로그램 제어기의 버스를 다단으로 확장하게 되는 경우 기본 베이스 보드에서 발생한 어드레스와 데이터와 제어 신호는 확장보드에서의 시간지연에 의해 불확실한 구간이 발생하여 신호가 변경될 수 잇다.
본 발명의 특징은 디지털 설계를 이용하여 베이스 보드에서 발생한 신호를 확장보드에서 사용할 수 있는 신호로 변환시키고, 이를 확장보드의 버스신호로 사용하는 단순한 버스 확장에 따른 데이터 에러를 방지하게 한다는데 있다.-
公开(公告)号：KR100174655B1
公开(公告)日：1999-04-01
申请号：KR1019960009264
申请日：1996-03-29
Applicant: 철강융합신기술연구조합
IPC: G06F5/06
Abstract: 본 발명은 프로그램형 제어기의 하드웨어 장치에 관한 것으로서, m개의 트라이스테이트버퍼로 이루어진 제1,2버퍼부(1),(2)와 m개의 멀티플렉서로 이루어진 제1∼3멀티플렉서부(3),(4),(5), 멀티플렉서부(6), 래치부(7) 및 디코더(8)로 구성되어 비트 명령 수행시 한 명령당 1∼2회의 쉬프트 작업을 없앨 수 있으므로 비트 명령 수행시 수행시간이 최소 20%에서 최대 50%까지 감소되는 효과가 있는 프로그램형 제어기에서 비트연산을 도와주는 하드웨어 장치이다.
-
公开(公告)号：KR1019980073799A
公开(公告)日：1998-11-05
申请号：KR1019970009336
申请日：1997-03-19
Applicant: 철강융합신기술연구조합
IPC: G05B19/05
Abstract: 본 발명은 프로그래머블 로직 콘트롤러의 로더에 있어서 연산자와 함께 명령어를 이루는 피연산자가 그 연산자에 대하여 합당한 디바이스(DEVICE)인지의 여부를 단한번의 비교연산으로 판별함으로써 성능향상을 도모하는 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법에 관한 것으로, 본 발명에 의한 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법은 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법에 있어서, 연산자는 그 연산자 다음에 위치할 수 있는 디바이스에 대한 정보를 나타내는 피연산자데이타를 갖고, 피연산자로써의 모든 디바이스는 서로 다른 비트에 셋팅되는 고유한 비트아이디를 갖을 때, 상기 연산자의 피연산자데이타와 상기 비교될 디바이스의 고유 비트아이디를 논리곱하고, 상기 논리곱한 결과가 논리 1이� � 그 연산자에 대하여 그 피연산자가 합당하다고 판단하고, 논리 0이면 연산자에 대하여 피연산자가 합당하지 않다고 판단함에 의한다.
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
