-
公开(公告)号：KR102023121B1
公开(公告)日：2019-11-04
申请号：KR1020140150208
申请日：2014-10-31
Applicant: 에스케이하이닉스 주식회사 , 포항공과대학교 산학협력단
-
公开(公告)号：KR1020160139155A
公开(公告)日：2016-12-07
申请号：KR1020150073540
申请日：2015-05-27
Applicant: 에스케이하이닉스 주식회사 , 포항공과대학교 산학협력단
Abstract: 본발명은데이터를저장하는다수의메모리블록들을각각포함하는복수개의메모리뱅크들과, 상기복수개의메모리뱅크들에저장된데이터의에러를검출하는에러검출부를포함하는메모리칩; 및상기저장된데이터의에러를보정하는에러보정부를포함하는메모리컨트롤러를구비하며, 상기에러검출부가상기저장된데이터의에러를검출하는경우, 상기에러가포함된데이터를상기에러보정부로전송하는메모리장치를제공한다.
-
公开(公告)号：KR1020150121537A
公开(公告)日：2015-10-29
申请号：KR1020140047532
申请日：2014-04-21
Applicant: 에스케이하이닉스 주식회사 , 포항공과대학교 산학협력단
CPC classification number: G11C13/0069 , G11C11/5628 , G11C11/5678 , G11C13/0004
Abstract: 본발명은복수개의메모리셀들을구비하며, 데이터를저장하는메모리부; 상기메모리부에데이터를기입하는데이터기입부; 및상기메모리부에데이터를기입하기전에, 기입예정인메모리셀에저장되어있는데이터를독출하고, 상기독출된데이터를데이터기입부로부터받은기입예정인데이터와비교하며, 이둘이서로다를때 상기데이터기입부로하여금상기기입예정인데이터를기입하도록제어하는제어부를구비하며, 상기데이터기입부는외부로부터 2개의데이터기입요청이있을때 피크기입파워한계(peak write power capability)을초과하지않는범위내에서 2개의데이터를동시에상기메모리부에기입하는멀티레벨셀 저항메모리장치를제공한다.
Abstract translation: 提供了一种多级单元电阻存储器件。 多级单元电阻存储器件包括：具有多个存储单元并存储数据的存储单元; 数据写入单元，用于将数据写入存储器单元; 以及控制单元，在将数据写入存储单元之前，读取存储在要写入的存储器单元中的数据，将读取的数据与从数据写入单元接收的要写入的数据进行比较，并且控制数据写入单元 当读取数据和要写入的数据彼此不同时，写入要写入的数据。 当存在从外部写入两组数据的请求时，数据写入单元在不超过峰值写入功率能力的范围内的同时，将两组数据写入到存储器单元中。
-
公开(公告)号：KR101773660B1
公开(公告)日：2017-09-12
申请号：KR1020150022349
申请日：2015-02-13
Applicant: 포항공과대학교 산학협력단
Abstract: 본발명은메모리장치를개시하고있다. 상기장치는복수의메모리셀이복수의행(row)과복수의열(column)로구성된메모리셀 어레이, 메모리칩 내부에배치된, 에러검출회로및 상기복수의메모리셀을제어하는메모리컨트롤러를포함하되, 상기메모리컨트롤러는상기에러검출회로를통해실제에러가검출된경우에만, 에러정정동작을수행하도록제어한다.
Abstract translation: 本发明公开了一种存储器件。 该设备包括：存储器单元阵列，具有排列成多行和多列的多个存储器单元;错误检测电路，设置在存储器芯片中;以及存储器控制器，控制多个存储器单元 只有当通过错误检测电路检测到实际错误时，存储器控制器才进行控制以执行错误校正操作。
-
公开(公告)号：KR101529652B1
公开(公告)日：2015-06-19
申请号：KR1020130073228
申请日：2013-06-25
Applicant: 포항공과대학교 산학협력단
IPC: G11C11/401 , G11C11/4096 , G11C11/15
CPC classification number: G11C11/1653 , G11C11/1659 , G11C11/1673
Abstract: 본발명의메모리장치는복수의메모리셀이복수의행(row)과복수의열(column)로구성된메모리셀 어레이, 상기복수의메모리셀을제어하는메모리컨트롤러를포함하되, 상기메모리컨트롤러는상기복수의메모리셀에대한읽기동작과관련된활성화동작의횟수를기반으로리프레쉬(refresh) 동작을수행하도록제어한다. 따라서, 리프레쉬로인한에너지소모를줄일수 있으며, 읽기동작의효율성을높일수 있는효과가있다.
-
Patent Agency Ranking
公开(公告)号：KR1020150000738A
公开(公告)日：2015-01-05
申请号：KR1020130073228
申请日：2013-06-25
Applicant: 포항공과대학교 산학협력단
IPC: G11C11/401 , G11C11/4096 , G11C11/15
CPC classification number: G11C11/1653 , G11C11/1659 , G11C11/1673
Abstract: 본발명의메모리장치는복수의메모리셀이복수의행(row)과복수의열(column)로구성된메모리셀 어레이, 상기복수의메모리셀을제어하는메모리컨트롤러를포함하되, 상기메모리컨트롤러는상기복수의메모리셀에대한읽기동작과관련된활성화동작의횟수를기반으로리프레쉬(refresh) 동작을수행하도록제어한다. 따라서, 리프레쉬로인한에너지소모를줄일수 있으며, 읽기동작의효율성을높일수 있는효과가있다.
Abstract translation: 本发明的存储装置包括：多个存储单元由多行和多列组成的存储单元阵列; 以及存储器控制器来控制存储器单元。 存储器控制器根据与存储器单元的读取操作有关的激活号码来控制存储器单元执行刷新操作。 因此，本发明可以通过刷新来减少能量消耗，并且可以提高读取操作的有效性。
-
公开(公告)号：KR1020170116501A
公开(公告)日：2017-10-19
申请号：KR1020160044339
申请日：2016-04-11
Applicant: 포항공과대학교 산학협력단
Abstract: 장치의동작속도를향상시키고소모전력을감소시킬수 있는근사부동소수점연산유닛및 그동작방법이개시된다. 근사부동소수점연산유닛의작동방법은, 부동소수점연산유닛의레지스터들에일정비트들의부동소수점데이터를저장하는단계, 및레지스터들의하위비트레지스터들중 적어도하나이상의레지스터에서의비트에러를무시하거나검출또는정정하지않는단계를포함한다.
Abstract translation: 这提高了装置的操作速度和一个浮点近似值，可以降低电力消耗计算单元和公开及其操作方法。 工作点运算单元的近似浮动法包括浮点操作和存储在所述单元的寄存器中的特定比特的浮点数据，而忽略位错误eseoui至少一个或寄存器的子位寄存器的多个寄存器中，或检测或校正 而这一步骤没有。
-
8.发明公开
公开(公告)号：KR1020160099967A
公开(公告)日：2016-08-23
申请号：KR1020150022349
申请日：2015-02-13
Applicant: 포항공과대학교 산학협력단
CPC classification number: G11C29/42 , G11C29/02 , G11C29/14 , G11C29/20 , G11C29/783 , G11C29/886
Abstract: 본발명은메모리장치를개시하고있다. 상기장치는복수의메모리셀이복수의행(row)과복수의열(column)로구성된메모리셀 어레이, 메모리칩 내부에배치된, 에러검출회로및 상기복수의메모리셀을제어하는메모리컨트롤러를포함하되, 상기메모리컨트롤러는상기에러검출회로를통해실제에러가검출된경우에만, 에러정정동작을수행하도록제어한다.
Abstract translation: 公开了一种存储装置。 该方法包括存储单元阵列，其中存储单元以行和列布置，布置在存储芯片中的错误检测电路以及控制存储单元的存储器控制器。 只有当错误检测电路检测到实际误差时，存储器控制器才控制纠错操作的性能。
-
公开(公告)号：KR101999288B1
公开(公告)日：2019-07-11
申请号：KR1020140088927
申请日：2014-07-15
Applicant: 에스케이하이닉스 주식회사 , 포항공과대학교 산학협력단
IPC: G11C29/42 , G11C11/4063 , G06F11/10
-
公开(公告)号：KR101754203B1
公开(公告)日：2017-07-07
申请号：KR1020110005585
申请日：2011-01-19
Applicant: 삼성전자주식회사 , 포항공과대학교 산학협력단
CPC classification number: G06F15/7867 , G06F1/3287 , G06F8/4432 , G06F8/447 , G06F9/30083 , G06F9/30189 , G06F9/3889 , Y02D10/171 , Y02D50/20
Abstract: 본발명의일 양상에따른재구성가능프로세서는, 다수의펑션유니트(function unit, FU)를포함하고, 제 1 모드에서적어도하나의펑션유니트를포함하는제 1 그룹에기초하여제 1 유형의연산을처리하고, 제 2 모드에서적어도하나의펑션유니트를포함하는제 2 그룹에기초하여제 2 유형의연산을처리하는처리부, 및제 1 모드와제 2 모드간의모드전환을유도하는모드전환신호또는모드전환명령어에따라제 1 그룹또는제 2 그룹중 어느하나에선택적으로전원을공급하는전원관리부를포함할수 있다.
Abstract translation: 根据本发明的一个方面，多个基于包括一个功能单元（功能单元，FU）的第一组的第一类型的操作的可重构处理器，并且包括在第一模式中的至少一个功能单元 处理，至少一个模式切换信号或基于第二组包括功能单元以诱发第二类型的处理单元的处理操作之间的模式切换的模式切换，第一mitje模式和第二模式中的第二模式 以及电力管理单元，根据指令选择性地向第一组或第二组供电。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.016 seconds)
