公开(公告)号：KR100853166B1

公开(公告)日：2008-08-20

申请号：KR1020070009217

申请日：2007-01-30

Applicant: 포항공과대학교 산학협력단

Inventor： 정윤하 ,  이강승 ,  김영수 ,  홍윤기

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7783 ,  H01L21/28587 ,  H01L29/42316 ,  H01L29/66462

Abstract: 본 발명은 화화물 반도체를 기반으로 하는 전계효과형 메타모픽(metamorphic) 고전자 이동도 트랜지스터(HEMT : high electron mobility transistor)를 제작하는 방법에 있어, T-게이트를 기판상에 안정적으로 형성하는 방법에 관한 것으로서 기판 위에 복수의 레지스트를 순차적으로 적층하는 단계; 상기 적층된 레지스트에 전자빔 리소그래피를 이용하여 T형 패턴을 형성하는 단계; 상기 T형 패턴이 형성된 기판 위에 게이트 금속층을 형성하는 단계; 접착부재를 상기 적층된 레지스트의 최상층에 형성된 게이트 금속층과 접착되도록 한 후 상기 접착부재를 분리시킴으로써 상기 게이트 금속층을 제거하는 단계; 및 상기 적층된 레지스트를 모두 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 또한 기판 위에 복수의 에피텍셜층이 형성된 화합물 반도체에 있어서, 캡층의 하부에 형성된 식각방지층을 고농도로 도핑함으로써 반도체 소자의 기생 저항을 줄이는 것을 또 다른 특징으로 한다. 본 발명에 따르면 접착 부재를 이용한 금속 제거 기법을 이용하여 안정적으로 미세 게이트를 형성할 수 있으며, 고농도 도핑된 인듐인 식각 방지층을 도입한 에피 구조를 이용하여 기생 저항 성분을 줄임으로써 초고속 동작이 가능한 고전자 이동도 트랜지스터 제조 기법을 제공한다.
화합물 반도체, 고전자 이동도 트랜지스터, 접착 부재, 금속 제거 기법

公开(公告)号：KR100795242B1

公开(公告)日：2008-01-15

申请号：KR1020060108497

申请日：2006-11-03

Applicant: 학교법인 포항공과대학교 ,  포항공과대학교 산학협력단

Inventor： 정윤하 ,  이강승 ,  김영수 ,  홍윤기 ,  정성우

IPC: H01L21/336 ,  H01L21/027

CPC classification number: H01L29/7787 ,  H01L29/42316 ,  H01L29/66462 ,  H01L21/28114 ,  G03F7/2059 ,  H01J37/3174

Abstract: A method for forming a gate of a semiconductor device and the gate structure are provided to generate a stable schottky junction on a T-gate by stably supporting a wide gate head using a curved gate support. A gate of a semiconductor device includes a wide gate head(402) and a narrow gate support(404). First to third resists with different electron beam intensities are applied on a semiconductor substrate. A first exposure process is performed on the semiconductor substrate using the electron beam, and the third resist is selectively developed. The second resist is selectively developed on a region wider than the third resist, such that a gate head region is defined. A second exposure process is performed on the semiconductor substrate, on which the third and second resists are selectively developed, and the first resist is selectively developed at a low temperature. A metal is deposited on the first to third resists, and the first to third resists are removed.

Abstract translation: 提供一种用于形成半导体器件的栅极和栅极结构的方法，以通过使用弯曲栅极支撑件稳定地支撑宽栅极头，在T栅极上产生稳定的肖特基结。 半导体器件的栅极包括宽栅极头（402）和窄栅极支撑（404）。 在半导体衬底上施加具有不同电子束强度的第一至第三抗蚀剂。 使用电子束在半导体基板上进行第一曝光处理，并且选择性地显影第三抗蚀剂。 第二抗蚀剂在比第三抗蚀剂宽的区域选择性地显影，从而限定了栅极头区域。 在其上选择性地显影第三和第二抗蚀剂的半导体衬底上进行第二曝光处理，并且在低温下选择性地显影第一抗蚀剂。 金属沉积在第一至第三抗蚀剂上，并且第一至第三抗蚀剂被去除。

公开(公告)号：KR1020080071249A

公开(公告)日：2008-08-04

申请号：KR1020070009217

申请日：2007-01-30

Applicant: 포항공과대학교 산학협력단

Inventor： 정윤하 ,  이강승 ,  김영수 ,  홍윤기

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7783 ,  H01L21/28587 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/42376

Abstract: A method for manufacturing a field effect type compound semiconductor is provided to form stably a micro-gate by performing a metal removal process using an adhesive member. A first, second, and third resist layers(302,303,304) are sequentially laminated on a substrate(301). A T-shaped pattern is formed on the laminated first, second, and third resist layers by using an electron beam lithography method. A gate metal layer(305) is formed on the substrate including the T-shaped pattern. An adhesive member(306) is coated on an upper surface of the gate metal layer. The gate metal layer is removed by using the adhesive member. The laminated first, second, and third resist layers are removed.

Abstract translation: 提供一种制造场效应化合物半导体的方法，通过使用粘合剂进行金属去除处理来稳定地形成微栅极。 第一，第二和第三抗蚀剂层（302,303,304）依次层压在基板（301）上。 通过使用电子束光刻法在层叠的第一，第二和第三抗蚀剂层上形成T形图案。 在包括T形图案的基板上形成栅极金属层（305）。 粘合剂构件（306）涂覆在栅极金属层的上表面上。 通过使用粘合构件去除栅极金属层。 去除层压的第一，第二和第三抗蚀剂层。