公开(公告)号：KR100576733B1

公开(公告)日：2006-05-03

申请号：KR1020030093175

申请日：2003-12-18

Applicant: 학교법인 포항공과대학교

Inventor： 이건홍 ,  황선규 ,  이옥주

IPC: H01J1/30

CPC classification number: H01J31/127 ,  H01J2201/304 ,  H01J2329/00

Abstract: 본 발명에서는, 복잡한 패키징 공정을 거치지 않고 제조될 수 있으며, 더욱 감소된 웰의 직경과 더욱 감소된 캐소드와 애노드 사이의 간격을 갖는, 일체형 3극 구조 FED를 제공한다. 또한, 본 발명에서는 양극산화법을 포함하는, 일체형 3극구조 FED 제조방법을 제공한다. 본 발명의 일체형 3극구조 FED는 애노드 절연층을 매개체로 하여 전면패널과 배면패널이 한 몸체를 형성한다.
전계방출디스플레이

公开(公告)号：KR1020050111994A

公开(公告)日：2005-11-29

申请号：KR1020040036947

申请日：2004-05-24

Applicant: 학교법인 포항공과대학교

Inventor： 이건홍 ,  황선규 ,  정수환

IPC: H01J1/30 ,  C01B31/02 ,  B82Y40/00

CPC classification number: H01J1/30 ,  B82Y40/00 ,  C01B32/158 ,  C01B2202/02 ,  C01B2202/06

Abstract: 본 발명에서는, 길이가 균일한 CNT를 에미터로서 채용한, 3극구조 FED용 필드 에미터 어레이 및 그 제조 방법을 제공한다. 본 발명에서 제공하는 3극구조 FED용 필드 에미터 어레이는, 기판; 상기 기판 위에 위치하는 캐소드층; 상기 캐소드층 위에 위치하며, 규칙적인 패턴으로 배열된 다수의 미세홀을 갖는 제1 알루미나층; 상기 제1 알루미나층 위에 위치하며, 상기 제1 알루미나층의 미세홀의 크기 와 같거나 보다 더 큰 다수의 웰을 갖는 게이트 절연층; 상기 게이트 절연층 위에 위치하며, 상기 게이트 절연층의 웰 패턴과 실질적으로 일치하는 패턴으로 배열된 다수의 웰을 갖는 게이트 전극층; 상기 제1 알루미나층의 미세홀 내에 위치하며, 그 기부가 상기 캐소드층과 접촉하고 있는 탄소나노튜브 에미터;를 포함하며, 모든 상기 탄소나노튜브 에미터의 길이가 실질적으로 일정하고, 상기 탄소나노튜브 에미터의 모든 선단이 상기 게이트 절연층의 상부 표면 아래에 위치하며, 상기 탄소나노튜브 에미터의 적어도 일부의 선단이 상기 게이트 절연층의 웰 내의 공간에 노출되어 있다.

公开(公告)号：KR100492509B1

公开(公告)日：2005-05-31

申请号：KR1020020058158

申请日：2002-09-25

Applicant: 학교법인 포항공과대학교

Inventor： 이건홍 ,  황선규 ,  정수환

IPC: H01J1/30 ,  C01B31/02

Abstract: 본 발명은 양극 산화 공정을 이용한 일체형 3극 구조 전계방출 소자 및 그 제조방법에 관한 것이다. 즉 본 발명은 유리 및 웨이퍼 기판위에 각 전극과 알루미늄층을 형성하고 양극 산화를 통해 알루미나층에 다수의 나노미터 단위 미세 홀을 형성한 후, 각 미세 홀내에 전계방출을 위한 에미터를 제조하고 양극용 최상부 전극을 알루미나 층위에 밀폐 형성시켜 일체화된 진공 미세 3극 구조의 전계방출 소자를 구현함으로써, 종래의 전자 빔 리소그라피 방법을 이용하지 않고도 일정한 크기와 배열을 가지는 미세 홀을 얻을 수 있으며, 또한 낮은 전압에서도 높은 전류밀도를 가지는 소자를 얻을 수 있게 되는 이점이 있다.

公开(公告)号：KR1020040065982A

公开(公告)日：2004-07-23

申请号：KR1020030093175

申请日：2003-12-18

Applicant: 학교법인 포항공과대학교

Inventor： 이건홍 ,  황선규 ,  이옥주

IPC: H01J1/30

CPC classification number: H01J31/127 ,  H01J2201/304 ,  H01J2329/00

Abstract: PURPOSE: A field emission display having integrated triode structure and a method for manufacturing the same are provided to fabricate FED without a complex packaging process and to achieve a more reduced well diameter and a space between a cathode and an anode. CONSTITUTION: A field emission display comprises a plate(110); a cathode layer(120) located on the plate; a gate insulating layer(140) located on the cathode layer and having a plurality of fine holes; a gate electrode layer(160) located on the gate insulating layer and having a plurality of fine holes; an anode insulating layer(170) located on the gate electrode layer and having a plurality of fine holes; an emitter(150) located in a well formed by the fine holes of the gate insulating layer, the fine holes of the gate electrode layer, and the fine holes of the anode insulating layer and adhered to the cathode layer, a fluorescent material(180) layer located on the anode insulating layer, and an anode layer(190) located on the fluorescent material layer.

Abstract translation: 目的：提供具有集成三极管结构的场致发射显示器及其制造方法，以便在没有复杂封装工艺的情况下制造FED并且实现阴极和阳极之间更小的井直径和空间。 构成：场致发射显示器包括板（110）; 位于所述板上的阴极层（120） 栅极绝缘层（140），位于阴极层上并具有多个细孔; 栅极电极层（160），位于所述栅极绝缘层上并具有多个细孔; 阳极绝缘层（170），其位于所述栅电极层上并具有多个细孔; 位于由栅极绝缘层的细孔，栅极电极层的细孔和阳极绝缘层的细孔并且附着到阴极层的阱中的发射极（150），荧光材料（180） ）层，以及位于荧光体层上的阳极层（190）。

公开(公告)号：KR1020040011326A

公开(公告)日：2004-02-05

申请号：KR1020020058158

申请日：2002-09-25

Applicant: 학교법인 포항공과대학교

Inventor： 이건홍 ,  황선규 ,  정수환

IPC: H01J1/30 ,  C01B31/02

Abstract: PURPOSE: A field emission device and a method for manufacturing the same are provided to obtain fine holes having predetermined sizes even without a lithography process. CONSTITUTION: A field emission device comprises a lower electrode layer(202) deposited on a support layer(200) and used as a cathode for the field emission device; a resistant layer(204) deposited on the lower electrode layer so as to obtain a uniformity of field emission; a gate insulation layer(206) having a plurality of fine holes used as gate holes; a gate electrode(208) formed on the gate insulation layer; an aluminum layer(212) formed on the gate electrode layer, wherein the aluminum layer forms a single channel communicated to the holes of the gate insulation layer; an upper electrode layer(220) used as an anode; and an emitter(218) formed in the fine holes of the gate insulation layer, wherein the emitter emits electrons at a high electric field.

Abstract translation: 目的：提供场致发射器件及其制造方法，以获得即使没有光刻工艺也具有预定尺寸的细孔。 构成：场致发射器件包括沉积在支撑层（200）上并用作场致发射器件的阴极的下电极层（202） 沉积在下电极层上的电阻层（204），以获得场致发射的均匀性; 具有多个用作栅极孔的细孔的栅极绝缘层（206）; 形成在所述栅极绝缘层上的栅电极（208） 形成在所述栅电极层上的铝层（212），其中所述铝层形成与所述栅极绝缘层的孔连通的单一沟道; 用作阳极的上电极层（220） 以及形成在栅极绝缘层的细孔中的发射极（218），其中发射极以高电场发射电子。

公开(公告)号：KR100601038B1

公开(公告)日：2006-07-14

申请号：KR1020040036947

申请日：2004-05-24

Applicant: 학교법인 포항공과대학교

Inventor： 이건홍 ,  황선규 ,  정수환

IPC: H01J1/30 ,  C01B31/02 ,  B82Y40/00

Abstract: 본 발명에서는, 길이가 균일한 CNT를 에미터로서 채용한, 3극구조 FED용 필드 에미터 어레이 및 그 제조 방법을 제공한다. 본 발명에서 제공하는 3극구조 FED용 필드 에미터 어레이는, 기판; 상기 기판 위에 위치하는 캐소드층; 상기 캐소드층 위에 위치하며, 규칙적인 패턴으로 배열된 다수의 미세홀을 갖는 제1 알루미나층; 상기 제1 알루미나층 위에 위치하며, 상기 제1 알루미나층의 미세홀의 크기 와 같거나 보다 더 큰 다수의 웰을 갖는 게이트 절연층; 상기 게이트 절연층 위에 위치하며, 상기 게이트 절연층의 웰 패턴과 실질적으로 일치하는 패턴으로 배열된 다수의 웰을 갖는 게이트 전극층; 상기 제1 알루미나층의 미세홀 내에 위치하며, 그 기부가 상기 캐소드층과 접촉하고 있는 탄소나노튜브 에미터;를 포함하며, 모든 상기 탄소나노튜브 에미터의 길이가 실질적으로 일정하고, 상기 탄소나노튜브 에미터의 모든 선단이 상기 게이트 절연층의 상부 표면 아래에 위치하며, 상기 탄소나노튜브 에미터의 적어도 일부의 선단이 상기 게이트 절연층의 웰 내의 공간에 노출되어 있다.